《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 其他 > 設(shè)計應(yīng)用 > 產(chǎn)生兩路模擬輸出的緊湊四象限鎖入放大器
產(chǎn)生兩路模擬輸出的緊湊四象限鎖入放大器
摘要: 本例中的電路采用Analog Devices公司的AD630平衡調(diào)制解調(diào)IC實(shí)現(xiàn)了一種簡單的低成本鎖入放大器(參考文獻(xiàn)1)。該器件使用激光微調(diào)薄膜電阻,這帶來了很高的準(zhǔn)確性和穩(wěn)定性,并因此產(chǎn)生了一種靈活的換向體系結(jié)構(gòu)。
Abstract:
Key words :

  本例中的電路采用Analog Devices公司的AD630平衡調(diào)制解調(diào)" title="平衡調(diào)制解調(diào)">平衡調(diào)制解調(diào)IC實(shí)現(xiàn)了一種簡單的低成本鎖入放大器(參考文獻(xiàn)1)。該器件使用激光微調(diào)薄膜電阻,這帶來了很高的準(zhǔn)確性和穩(wěn)定性,并因此產(chǎn)生了一種靈活的換向體系結(jié)構(gòu)。它可用于同步檢測等先進(jìn)的信號處理應(yīng)用。如果知道信號的頻率與相位,那么即使存在振幅大得多的噪聲源,該放大器也能檢測出微弱的AC信號。

  作為模擬放大器,AD630顯示了輸入電壓信號在某個狹窄頻帶內(nèi)的分量,該頻帶圍繞基準(zhǔn)信號的頻率。 AD630輸出端的低通濾波器使你能獲得關(guān)于微弱信號振幅的信息,它原本被無關(guān)的噪聲掩蓋了。當(dāng)輸入電壓與基準(zhǔn)電壓同相時,低通濾波器的輸出VOUT具有最大振幅。相反,如果輸入電壓與基準(zhǔn)電壓正交,則輸出電壓在理想情況下將為0V。這樣,如果可獲得同相基準(zhǔn)信號和正交基準(zhǔn)信號,則兩個平衡解調(diào)器顯示同相輸出電壓為0?,正交輸出電壓為90?。你可以計算模移和相移,方法如下:

  

  兩個AD630的增益為±2,并通過兩個相同的放大器 A1和A2接收放大的信號VIN。在IC1的7號引腳,出現(xiàn)一個與基準(zhǔn)信號同相的雙極±5V平方信號。OA1把放大器電壓積分,這產(chǎn)生了一個三角波,IC2的比較器把它與VR2電壓做比較。你必須調(diào)整VR1和VR2來為IC2獲得完美的90?相移命令。你可以監(jiān)視IC2的7號引腳的電壓。測量準(zhǔn)確性和可重復(fù)性依賴于積分器的RC時間常量以及VR1和VR2的值。

  你可以使用不同方法來產(chǎn)生同相和正交基準(zhǔn)信號。圖2描繪了一條全數(shù)字電路,你可在小型CPLD中實(shí)施該電路,來產(chǎn)生圖1中的0和90?基準(zhǔn)信號。1號計數(shù)器以數(shù)字時鐘脈沖的數(shù)量N的形式來測量基準(zhǔn)信號時間,其中的基準(zhǔn)時間可能不同于50%。在基準(zhǔn)信號的每個正前沿,該計數(shù)器在N1=1處收到一條預(yù)設(shè)命令。D型雙穩(wěn)態(tài)多諧振蕩器IC1產(chǎn)生這類脈沖。在基準(zhǔn)信號的每個正沿,IC2都獲得N/4值。同時,2號計數(shù)器計算時鐘周期數(shù)量,并且當(dāng)它的值達(dá)到比較器測量的N/4數(shù)量時,它在N2=1處收到重啟命令。

  OA1把雙極VA信號積分

  圖1,OA1把雙極VA信號積分,并創(chuàng)建三角波。VR1和VR2獲得關(guān)于VA的90。相移基準(zhǔn)電壓。

  你可在小型CPLD中實(shí)現(xiàn)這條全數(shù)字電路

  圖2,你可在小型CPLD中實(shí)現(xiàn)這條全數(shù)字電路。

  當(dāng)基準(zhǔn)時間超過N/4整數(shù)值的大約四倍時,就會缺少最后的EQ信號。為了克服這個問題,RST脈沖和EQ脈沖的“或”組合會在每個基準(zhǔn)時間周期內(nèi)產(chǎn)生四條幾乎等距的命令。N/4整數(shù)除法是邏輯右移N1的兩位,在最后的脈沖位置上產(chǎn)生最大誤差3。這些脈沖分別產(chǎn)生同相信號和正交信號0和90?,來源于信號正沿或負(fù)沿的簡單換向。T型雙穩(wěn)態(tài)多諧振蕩器IC3產(chǎn)生一個信號,頻率為基準(zhǔn)信號的兩倍。這樣,準(zhǔn)確度等于3/N1。

  為使準(zhǔn)確度至少能與AD630相比,1號計數(shù)器的N1輸出將為最高值。但是,如果你希望N1達(dá)到較高值,那么對于給定的數(shù)字時鐘頻率,位數(shù)的增加會使最大基準(zhǔn)頻率下降。例如,如果N是15位,則N1輸出的最大值為32,767,準(zhǔn)確度約為0.01%。如果基準(zhǔn)時間周期縮短,則N1的最小值為3,277,即最大值的十分之一,準(zhǔn)確度相應(yīng)降低為0.1%,這可與AD630的增益準(zhǔn)確度相比。為了增加基準(zhǔn)頻率,可分割數(shù)字時鐘的頻率,以便在基準(zhǔn)時間變得太長時選擇較小值。

  參考文獻(xiàn):

  1. “AD630 Balanced Modulator/Demodulator,” Revision E, Analog Devices, 2004.

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。