《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 一種寬輸入范圍8 bit循環(huán)TDC
一種寬輸入范圍8 bit循環(huán)TDC
來源：電子技術(shù)應(yīng)用2014年第1期
朱昆昆，李斌橋，徐江濤
天津大學(xué) 電子信息工程學(xué)院，天津300072
摘要： 設(shè)計(jì)了一種適用于時(shí)域ADC的基于電容-比較器型TDA的循環(huán)TDC。循環(huán)TDC重復(fù)使用單增益級(jí)可降低量化時(shí)間差量器件的匹配需求，可克服傳統(tǒng)延時(shí)線TDC中大量延時(shí)線變換引起的時(shí)間不確定性。同時(shí)，循環(huán)結(jié)構(gòu)只占用較小的芯片面積而更加適用于片上系統(tǒng)。循環(huán)TDC采用不加校準(zhǔn)的電容-比較器型TDA來增加線性輸入范圍，TDA以小于2%的增益誤差來放大時(shí)間差量。通過0.18 μm標(biāo)準(zhǔn)CMOS工藝完成了電路設(shè)計(jì)和仿真，在1.3 MS/s的采樣速率下，TDC獲得了±20 ns輸入范圍和8 bit的分辨率，INL和DNL分別是-1.671/+1.59 LSB和-0.5/+0.604 LSB。
中圖分類號(hào)： TN47
文獻(xiàn)標(biāo)碼： A
文章編號(hào)： 0258-7998(2014)01-0034-04
A wide input range 8 bit cyclic TDC
Zhu Kunkun，Li Binqiao，Xu Jiangtao
School of Electronic and Information Engineering, Tianjin University，Tianjin 300072，China
Abstract： A cyclic TDC with a capacitor-comparator TDA is proposed for time-based ADC application. The use of the conversion stage repeatedly reduces the matching requirements on components used to quantize a time difference. This feature is used to overcome the time uncertainties caused by component variation in the large delay lines used in the traditional TDC. The cycle structure occupying small size is suitable to use in the on-chip system. The cyclic TDC utilizes the capacitor-comparator TDA without calibration to enlarge the linearity input range. The capacitor-comparator TDA amplifies the time difference with the gain of less than 2%. The cyclic TDC is designed and simulated in a 0.18 μm CMOS technology achieving ±20 ns input range and 8 bit resolution at a sample rate of 1.3 MS/s. The simulated INL is -1.671/+1.59 LSB and DNL is -0.5/+0.604 LSB.
Key words : cyclic TDC；TDA；time-based ADC

    TDC(時(shí)間數(shù)字轉(zhuǎn)換器)可應(yīng)用在很多領(lǐng)域，如DPLL/APLL的相位、頻率檢測(cè)[1]以及雷達(dá)和相控陣系統(tǒng)[2]。TDC與VTC（電壓時(shí)間轉(zhuǎn)換器）結(jié)合被廣泛應(yīng)用在時(shí)域ADC的設(shè)計(jì)中[3-5]。千兆采樣率的TDC通過復(fù)用串/并行的延時(shí)線實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換功能[3]，但是需要片上DAC來校準(zhǔn)較低的分辨率。大延時(shí)線TDC[4]的主要問題是折疊延時(shí)線會(huì)帶來器件的匹配誤差。循環(huán)脈寬縮減TDC[5]由于包括大量不均勻的門單元，將消耗大量芯片面積而且會(huì)限制轉(zhuǎn)換速率。相比于傳統(tǒng)的延時(shí)線TDC，本文提出的循環(huán)TDC通過重復(fù)使用單增益級(jí)來克服器件變化帶來的時(shí)間不確定性，且循環(huán)結(jié)構(gòu)可獲得小尺寸和低功耗，更適用于片上系統(tǒng)。
    循環(huán)TDC的重要組成部分是TDA(時(shí)間差量放大器)。TDA可增強(qiáng)TDC分辨率并且擴(kuò)寬時(shí)間測(cè)量電路的輸入范圍，增加轉(zhuǎn)換增益[6]。S-R鎖存型TDA[7]和交叉雙列延遲鏈TDA[8]限制了輸入范圍和轉(zhuǎn)換的線性度。本文的電容-比較器充放電TDA在不使用校準(zhǔn)電路時(shí)即可獲得需求的增益和較大的輸入范圍。
1 循環(huán)TDC
1.1 循環(huán)TDC的工作原理
    圖1為循環(huán)TDC的結(jié)構(gòu)框圖，時(shí)域循環(huán)TDC的余量圖如圖2所示。


式中，±TR為TDC的轉(zhuǎn)換范圍。循環(huán)TDC電路原理圖如圖3所示。當(dāng)多路選擇器MUX被電路復(fù)位信號(hào)TDC_Rst復(fù)位之后，輸入時(shí)間信號(hào)Tin1和Tin2將分別初始化In1和In2。其中，Tref是延時(shí)單元，將決定循環(huán)TDC的量化范圍。由傳輸特性可知，Tref=0.25TR。整個(gè)循環(huán)TDC的轉(zhuǎn)換范圍為±TR，本文設(shè)定Tref=5 ns，則量化范圍即為±20 ns。相位檢測(cè)器PD將會(huì)檢測(cè)信號(hào)變化的差值。這種類型的PD具有消除建立/保持時(shí)間、進(jìn)行失調(diào)檢測(cè)和快速鎖存的操作特性[9]。PD檢測(cè)In1+Tref和In2(或者In2+Tref和In1)的上升沿并決定DTC的輸出。TDA對(duì)時(shí)間余量放大后將新的時(shí)間差返回多路選擇器MUX的輸入端，進(jìn)行新一輪的時(shí)間量化。轉(zhuǎn)換過程一直持續(xù)到Finish_Rst信號(hào)產(chǎn)生。所有的時(shí)序信號(hào)都是由初始時(shí)間量Tin1和Tin2產(chǎn)生。

    DTC的電路結(jié)構(gòu)如圖4所示，對(duì)稱輸入結(jié)構(gòu)可以實(shí)現(xiàn)式(1)的輸入/輸出關(guān)系，這種設(shè)計(jì)適用于差分TDA，可消除匹配誤差。

    表1為DTC的真值表。DTC在完成時(shí)間差量的輸出后產(chǎn)生復(fù)位信號(hào)Rst1和Rst2，CH和CL通過邏輯電路得到對(duì)應(yīng)的碼值C1和C0。

   
1.3 讀出電路
    RSD_TOP讀出電路如圖7所示。每次轉(zhuǎn)換的C0和C1將被按錯(cuò)位相加進(jìn)行操作和存儲(chǔ)。Read信號(hào)由DTC產(chǎn)生，并作為讀出電路的時(shí)鐘信號(hào)。當(dāng)轉(zhuǎn)換達(dá)到所需要的精度時(shí)，將產(chǎn)生rst復(fù)位信號(hào)，并復(fù)位整個(gè)讀出電路。

2 仿真結(jié)果
    通過0.18 μm標(biāo)準(zhǔn)CMOS工藝完成了電路設(shè)計(jì)仿真。圖8顯示了TDA的輸入和輸出關(guān)系。TDA的電流為15 μA，電容值為500 fF，仿真時(shí)間輸入從0～20 ns變化，步進(jìn)為1 ns。傳輸曲線顯示在使用區(qū)域的結(jié)果是線性的。圖9為不同測(cè)試情況下的TDA增益變化。
    在小于20 ns輸入時(shí)間時(shí)，TDA的增益誤差小于2%，

    圖11為TDC的INL和DNL仿真，其值分別為-1.671/+1.59 LSB和-0.5/+0.604 LSB。TDA的誤差累積是限制線性度的主要因素。如果TDA的增益可以很精準(zhǔn)，那么TDC的線性度和精度可以得到進(jìn)一步的提高。

 

 

    表2所示為本文與參考文獻(xiàn)[1]和[10]中提到的TDC的工作性能比較。本文提出的循環(huán)TDC在不進(jìn)行校準(zhǔn)時(shí)可實(shí)現(xiàn)大輸入范圍和高精度。
    本文設(shè)計(jì)并仿真了一種±20 ns輸入范圍的8 bit循環(huán)TDC。該TDC使用電容-比較器型TDA來擴(kuò)展輸入范圍，并重復(fù)使用單增益級(jí)來完成數(shù)據(jù)轉(zhuǎn)換。通過0.18 μm標(biāo)準(zhǔn)CMOS工藝完成了電路設(shè)計(jì)和仿真，在1.3 MPS/s的采樣速率下，功耗為0.951 mW，仿真的INL和DNL分別是-1.671/+1.59 LSB和-0.5/+0.604 LSB，輸入范圍可以擴(kuò)展到±20 ns。本設(shè)計(jì)的基于電容-比較器型TDA的TDC適用于時(shí)域ADC。
參考文獻(xiàn)
[1] KRATYUK V，HANUMOLU P K，OK K，et al.A digital PLL with a stochastic time-to-digital converter[J].IEEE Transactions on Circuits and Systems I：Regular Papers，2009，56(8)：1612-1621.
[2] 程翔.11位數(shù)控延遲線組件的設(shè)計(jì)[J].微型機(jī)與應(yīng)用，2013，32(6)：27-29.
[3] MACPHERSON A R，TOWNSEND K A，HASLETT J W.A2.5 GS/s 3-bit time-based ADC in 90nm CMOS[C].2011 IEEE International Symposium on Circuits and Systems  (ISCAS)，Rio de Janeiro，2011：9-12.
[4] DUDEK P，SZCZEPANSKI S，HATFIELD J V.A high resolution CMOS time-to-digital converter utilizing a Vernierdelay line[J].IEEE Journal of Solid-State Circuits Solid State Circuits，2000，35(2)：240-247.
[5] CHEN C C，Lu Wenfu，TSAI C C，et al.A time-to-digital converter-based CMOS smart temperature sensor[J].IEEE  Journal of Solid-State Circuits，2005，40(8)：1642-1648.
[6] ALAHMADI A N M，RUSSELL G，YAKOVLEV A.Time  difference amplifier design with improved performance parameters[J].Electronics Letters，2012，48(10)：562-563.
[7] MINJAE L，ABIDI A A.A 9b，1.25ps resolution coarse fine time-to-digital converter in 90 nm CMOS that amplifies a time residue[C].2007 IEEE Symposium on VLSI Circuits，Rio de Janeiro，2007：168-169.
[8] MANDAI S，CHARBON E.A 128-channel，8.9-ps LSB，column-parallel two-stage TDC based on time difference amplification for time-resolved imaging[J].IEEE Transactions  on Nuclear Science，2012，59(5)：2463-2470.
[9] LEE S K，PARK S J，PARK H J，et al.A 21 fJ/conversion-step 100 kS/s 10-bit ADC with a low-noise time domain comparator for low-power sensor interface[J].IEEE  Journal of Solid-State Circuits，2011，46(3)：651-659.
[10] LIN W F，CHOU H P.A fast single slope ADC with  vernier delay line technique[C].2009 IEEE in Nuclear Science Symposium Conference Record：Orlando，F(xiàn)L，America，2009：313-317.

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。