本電路可對5 MSPS、12位SAR型ADC AD7356的輸入信號進 行單端轉差分轉換。該電路能夠提供充足的建立時間和 低阻抗，從而確保AD7356實現(xiàn)最高性能。對AD7356進行 差分驅動的理想方法是采用AD8138之類的差分放大器。 該器件可以用作單端轉差分放大器或差分轉差分放大 器。AD8138還能提供共模電平轉換。欲查看本電路筆 記，請訪問:www.analog.com/zh/CN-0041。

緩沖器增強時鐘完整性，幫助高性能、高速ADC實現(xiàn)額定性能

設計人員借助高性能、高速模數(shù)轉換器(ADC)，使系統(tǒng)具備高速度、高精度和高分辨率優(yōu)勢。選擇ADC的主要標準之 一是信噪比(SNR)。輔助設計要素會影響轉換器的性能，其中一項重要考慮因素是時鐘完整性。ADC輸入時鐘的抖動 會降低信噪比性能，因此讓整個系統(tǒng)時鐘樹保持良好的低噪聲、低抖動時鐘信號，的確是個大難題。

解決方案

ADI公司擁有種類豐富的時鐘緩沖器，旨在幫助設計人員應對時鐘完整性挑戰(zhàn)。將時鐘緩沖器插在轉換器與系統(tǒng)時 鐘樹之間，LVPECL扇出緩沖器可輕松實現(xiàn)75 fs級的抖動性能，并且偏斜極低，約為9 ps。這些緩沖器IC還能提供多達 12通道的低抖動時鐘扇出，并且可以使受PCB上的長走線影響而變得平緩的時鐘信號邊沿陡峭起來。 

用于數(shù)據(jù)轉換器的理想時鐘信號不僅應具有低相位噪聲和低抖動特性，而且要有非常陡峭的上升沿和下降沿。如果 只有一兩個轉換器需要非常陡峭的邊沿，將時鐘緩沖器ADCLK905、ADCLK907、 ADCLK914 和 ADCLK925 緊挨著轉換器， 便可提供極快的邊沿，且對時鐘信號噪聲的影響極小。除了提供陡峭的邊沿外，ADCLK914等器件還能提供高差分電 壓擺幅，可起到限制ADC耦合噪聲的作用。 

ADI公司可提供從1路輸出到12路輸出、采用不同邏輯系列的各種低抖動時鐘緩沖器產(chǎn)品，以滿足高性能、高速ADC 的時鐘要求。