收發(fā)器芯片MRF24J40

 

IEEE802.15.4 無(wú)線(xiàn)收發(fā)器MRF24J40芯片內(nèi)部包含有SPI接口、控制寄存器、MAC模塊、PHY驅(qū)動(dòng)器四個(gè)主要的功能模塊，支持 IEEE802.15.4，MiWiTM，ZigBee等協(xié)議，工作在2.405～2.48 GHz ISM頻段，接收靈敏度為-91 dBm，最大輸入電平為+5 dBm，輸出功率為+0 dBm，功率控制范圍為38.75 dB，集成有20 MHz和32.768 kHz主控振蕩器，MAC/基帶部分采用硬件CSMA-CA結(jié)構(gòu)，自動(dòng)ACK6和FCS檢測(cè)，CTR、CCM和CBC-MAC模式采用硬件加密(AES- 128)，電源電壓范圍為2.4～3.6 V，接收模式電流消耗為18 mA，發(fā)射模式電流消耗為22 mA，睡眠模式電流消耗為2μA。

 

MRF24J40 采用6 mm×6 mm QFN-40封裝，引腳端封裝形式如圖1所示。圖中：引腳端RFP和RFN分別為芯片的RF差分輸入/輸出正端和負(fù)端，兩者都是模擬輸入/輸出端口，與系統(tǒng)天線(xiàn)相連接；VDD為電源電壓輸入引腳端，每個(gè)電源電壓輸入引腳端都必須連接一個(gè)電源去耦電容；GND為接地引腳端，必須低阻抗的連接到電路的接地板；GPIOO～GPIO5是通用數(shù)字I/O口，其中GPIO0也被用來(lái)作為外部功率放大器使能控制，GPIO1和GPIO2也被用來(lái)作為外部TX/RX 開(kāi)關(guān)控制；RESET為復(fù)位引腳端，低電平有效；WAKE為外部喚醒觸發(fā)輸入端；INT為到微控制器的中斷引腳端；SDO，SDI，SCK和CS是 MRF24J40的SPI接口輸入輸出引腳端，其中SDO是MRF24J40的串行數(shù)據(jù)輸出，SDI是MRF24J40的串行接口數(shù)據(jù)輸入，SCK是串行接口的時(shí)鐘，CS是串行接口使能控制引腳端；LPOSC1和LPOSC2為32 kHz晶振輸入正端和負(fù)端；OSC1和OSC2為20 MHz晶振輸入正端和負(fù)端；CLKOUT為20/10/5/2.5 MHz時(shí)鐘輸出端；LCAP引腳端用來(lái)連接一個(gè)180 pF的PLL環(huán)路濾波器電容；XIP和RXQP為接收I通道和Q通道輸出正端?！　?/div>

保持PCB的厚度是十分重要的，任何尺寸的改變將會(huì)影響天線(xiàn)的性能或者微帶線(xiàn)的特性阻抗。信號(hào)層的50 Ω微帶線(xiàn)為12 mil(1 mil="0".025 4 mm)。應(yīng)避免微帶線(xiàn)的長(zhǎng)度超過(guò)2.5 cm，當(dāng)線(xiàn)長(zhǎng)超過(guò)2.5 cm，接近電路板的工作頻率1/4波長(zhǎng)時(shí)，導(dǎo)線(xiàn)可以象天線(xiàn)一樣工作。除天線(xiàn)外，導(dǎo)線(xiàn)應(yīng)避免尖銳的轉(zhuǎn)角，以減少EMI的產(chǎn)生。當(dāng)周期信號(hào)和時(shí)鐘進(jìn)行轉(zhuǎn)換時(shí)，數(shù)字線(xiàn)容易產(chǎn)生噪聲，布線(xiàn)時(shí)應(yīng)避免使射頻信號(hào)線(xiàn)接近任何數(shù)字線(xiàn)。電源必須以星狀拓?fù)浣Y(jié)構(gòu)形式分配給每個(gè)電源引腳端，采用低自感系數(shù)的電容器進(jìn)行退耦。退耦電容器可以采用15～27 pF和100 nF進(jìn)行組合。還有低電阻電解電容必須放置在每個(gè)引腳上來(lái)適當(dāng)去除耦合噪聲。電感器的自諧振頻率至少應(yīng)該是工作頻率的兩倍。PCB地線(xiàn)設(shè)計(jì)盡可能粗，甚至大面積接地，除了天線(xiàn)部分、元器件引線(xiàn)、電源走線(xiàn)、信號(hào)線(xiàn)之外，其余部分均可作為地線(xiàn)。