《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 設(shè)計應(yīng)用 > 基于AD9857的偽隨機碼調(diào)相雷達(dá)發(fā)射硬件平臺的設(shè)計
基于AD9857的偽隨機碼調(diào)相雷達(dá)發(fā)射硬件平臺的設(shè)計
鄭 霞,楊子杰
武漢大學(xué) 電子信息學(xué)院,湖北 武漢430072
摘要: 根據(jù)高頻地波雷達(dá)探測海洋表面動力學(xué)要素和目標(biāo)的不同要求,給出基于AD9857數(shù)字正交上變頻器和VXI總線傳輸模式,采用m系列偽隨機碼調(diào)相體制的高頻地波雷達(dá)發(fā)射硬件平臺的設(shè)計方法。
Abstract:
Key words :

摘  要: 根據(jù)高頻地波雷達(dá)探測海洋表面動力學(xué)要素和目標(biāo)的不同要求,給出基于AD9857數(shù)字正交上變頻器和VXI總線傳輸模式,采用m系列偽隨機碼調(diào)相體制的高頻地波雷達(dá)發(fā)射硬件平臺的設(shè)計方法。
關(guān)鍵詞: 高頻雷達(dá)  軟件無線電  偽隨機碼調(diào)相  AD9857  VXI總線

  高頻地波雷達(dá)應(yīng)用于連續(xù)大面積海洋環(huán)境監(jiān)測,可實時探測風(fēng)、浪、流和潮等海面動力學(xué)參數(shù)。它的研制和開發(fā)對海上作業(yè)、海洋開發(fā)和國防等方面都具有重大意義[1]。
  近年來可編程邏輯器件的飛速發(fā)展促進(jìn)了軟件無線電技術(shù)的發(fā)展。由于傳統(tǒng)的基于分立器件的雷達(dá)發(fā)射和接收系統(tǒng)缺乏靈活性,各項參數(shù)不易更改,所以,新一代高頻地波雷達(dá)系統(tǒng)將采用基于軟件無線電思想的發(fā)射和接收通用硬件平臺,實現(xiàn)雷達(dá)工作參數(shù)的可編程性,從而實現(xiàn)不同用途的探測。并且整個雷達(dá)系統(tǒng)將會考慮進(jìn)一步提高集成度,越來越多的模塊將會基于軟件無線電思想設(shè)計。較之上一代高頻地波雷達(dá)系統(tǒng)采用的調(diào)頻中斷連續(xù)波(FMICW)體制,新一代雷達(dá)系統(tǒng)采用m系列偽隨機碼調(diào)相體制,并且基于 AD9857數(shù)字正交上變頻器和VXI總線傳輸模式。本文將重點介紹新一代雷達(dá)系統(tǒng)發(fā)射部分硬件平臺中m系列偽隨機碼調(diào)相模塊的設(shè)計。
1  通用雷達(dá)發(fā)射和接收硬件平臺原理
  根據(jù)本實驗室研制的高頻地波雷達(dá)對測距精度、距離分辨率等雷達(dá)參數(shù)的要求,新一代高頻地波雷達(dá)系統(tǒng)采用40.5MHz的處理中頻,射頻信號頻率為2M~30MHz,接收機的本振頻率為42.5M~70.5MHz,其原理框圖如圖1所示。

  雷達(dá)發(fā)射過程:先由可編程邏輯器件(FPGA/CPLD,下同)編程產(chǎn)生一m系列偽隨機碼調(diào)相脈沖信號,經(jīng)AD9857數(shù)字正交上變頻器上變頻到40.5MHz后,經(jīng)過濾波、功率放大和混頻后得到射頻信號,再由射頻端電路和功率放大后,饋送到天線發(fā)送出去。雷達(dá)接收過程:天線接收到的回波信號先經(jīng)射頻端電路濾波和放大后,與本振信號混頻得到中頻信號,再經(jīng)濾波放大和模數(shù)轉(zhuǎn)換后送入數(shù)字下變頻器降速處理得到低速的數(shù)字基帶信號,最后送給可編程邏輯器件進(jìn)行相關(guān)的處理。與此同時,可編程邏輯器件處理后的信號經(jīng)VXI(VME Extension for Instrumentation)總線送入PC主機。這種設(shè)計的最大好處就是發(fā)射脈沖編碼信號由可編程邏輯器件編程產(chǎn)生,修改靈活,并且接收到的回波信號的處理以及和VXI總線的接口電路都可在可編程邏輯器件中一起設(shè)計,大大提高了系統(tǒng)的集成度,充分體現(xiàn)了軟件無線電思想的優(yōu)勢。
2  雷達(dá)發(fā)射部分設(shè)計
  根據(jù)上述的雷達(dá)發(fā)射原理,基于AD9857數(shù)字正交上變頻器的偽隨機碼調(diào)相體制雷達(dá)發(fā)射部分的設(shè)計方法是:整個設(shè)計選用Altera公司的FLEX10K系列芯片,在MAX+PLUSII開發(fā)環(huán)境下進(jìn)行。FLEX10K系列可編程邏輯器件內(nèi)的設(shè)計主要包括:m系列偽隨機碼調(diào)相信號系列的產(chǎn)生模塊、AD9857的控制及串口寄存器配置模塊、VXI總線接口模塊三大部分。三大模塊的設(shè)計是整個發(fā)射部分設(shè)計的重點和難點,同時也是關(guān)鍵技術(shù)所在。設(shè)計采用硬件編程語言VHDL文本輸入和原理圖輸入相結(jié)合的設(shè)計方法。發(fā)射部分原理圖如圖2所示。

2.1 FPGA內(nèi)各模塊的設(shè)計
2.1.1 m系列偽隨機碼調(diào)相模塊的設(shè)計
  在通常的單頻脈沖雷達(dá)系統(tǒng)中,采用寬度為?子、周期為T的單脈沖對頻率為f0的正弦或余弦載波進(jìn)行幅度控制得到脈沖調(diào)幅波。簡單的脈沖雷達(dá)雖然可以獲得很高的收發(fā)隔離以及很高的距離分辨率,但是它有一個很明顯的缺點,就是距離分辨率和實際最大探測距離之間存在著矛盾。因為如果距離分辨率很高,則發(fā)射脈沖的寬度?子很小,工作比率很低,平均發(fā)射功率也就很低,從而導(dǎo)致實際探測距離減小[3]。相反,若通過增大脈沖功率來提高雷達(dá)系統(tǒng)的最大探測距離,則會增大發(fā)射機的難度,同時也增加了故障率。
  為了解決上述矛盾,因而產(chǎn)生了脈沖壓縮技術(shù)。脈沖壓縮技術(shù)是使雷達(dá)系統(tǒng)發(fā)射寬度相對較寬而峰值功率較低的脈沖,利用該技術(shù)既可增大系統(tǒng)的最大探測距離,又不增加發(fā)射機的難度。脈沖壓縮技術(shù)是通過在發(fā)射部分對載波編碼擴頻,然后在接收機中對回波進(jìn)行壓縮處理實現(xiàn)的。目前的脈沖壓縮方法一般采用線性調(diào)頻中斷連續(xù)波(FMICM)和偽隨機碼調(diào)相中斷連續(xù)波2種波形。新一代高頻地波雷達(dá)系統(tǒng)將采用偽隨機碼調(diào)相連續(xù)波。
  在偽隨機碼調(diào)相體制中,一般采用m系列的偽隨機碼。m序列是一種相當(dāng)重要的偽隨機序列,被廣泛地應(yīng)用在雷達(dá)系統(tǒng)和擴頻通信等場合。m系列的特性:(1)具有隨機序列的隨機特性(即統(tǒng)計特性)。(2)是一個預(yù)先可以確定的,并且可以重復(fù)實現(xiàn)的確定序列。(3)有很好的自相關(guān)特性,它的自相關(guān)函數(shù)只有2個不同的值,即有雙值自相關(guān)函數(shù)特性。(4)具有相同級數(shù)的線性移位寄存器可產(chǎn)生的最長序列。本設(shè)計采用的就是m系列偽隨機碼。
  m系列偽隨機碼調(diào)相模塊主要由如圖3所示的部分組成。先由一分頻器產(chǎn)生m 系列產(chǎn)生頻率和調(diào)相器的工作頻率。這一部分的設(shè)計要綜合考慮其他部分的工作原理。因為調(diào)相器中的正弦和余弦采樣離散點值的地址產(chǎn)生頻率要取為m系列產(chǎn)生頻率的100倍,所以分頻器要先使clock進(jìn)行100次分頻,分頻后的頻率作為m系列產(chǎn)生時鐘頻率,而clock作為正弦和余弦離散采樣點值的取值地址產(chǎn)生頻率。

  高頻地波雷達(dá)系統(tǒng)中初步采用8級,也就是28-1=255個碼長的m系列,每片碼元長度取為Te=64μs。由于級數(shù)比較多,所以宜采用文本輸入的方式產(chǎn)生該m系列。根據(jù)m序列的特征多項式系數(shù)與m序列產(chǎn)生器反饋系數(shù)的關(guān)系,可以組成一種各級系數(shù)分別是:c0=c4=c5=c6=c8=1,c1=c2=c3=c7=0[4]的8級m序列產(chǎn)生器。
  二進(jìn)制相位調(diào)制就是在數(shù)字基帶信號碼元為0時,載波相位取π,使輸出波形倒相;基帶信號碼元為1時,載波相位取0,輸出波形不變。這樣就以載波的不同相位表示了相應(yīng)的基帶脈沖信息,實現(xiàn)了頻率的擴展[5]。本設(shè)計中的載波信號是一系列的正弦和余弦離散采樣點值。通過試驗發(fā)現(xiàn)在每個m系列基帶碼元時間段,即本設(shè)計所采取的64μs內(nèi),載波采樣100個點能比較好地滿足設(shè)計要求。載波離散采樣點值的生成,也即正弦和余弦離散采樣點值塊的設(shè)計要考慮AD9857數(shù)字正交上變頻器的并口數(shù)據(jù)輸入端對數(shù)據(jù)格式及數(shù)據(jù)輸入速率的要求。此處AD9857芯片要產(chǎn)生I/Q 2路正交載波離散采樣點值并且要對數(shù)據(jù)進(jìn)行14位補碼形式的格式轉(zhuǎn)換。由于VHDL硬件編程語言中沒有正弦和余弦產(chǎn)生函數(shù),所以本設(shè)計中先用C語言產(chǎn)生I/Q 2路正弦和余弦離散采樣點值,并轉(zhuǎn)化為14位補碼格式,再把14位補碼格式的點值存到一ROM塊中,由調(diào)相器產(chǎn)生它們的取值地址。本設(shè)計中選用Altera公司的FLEX10K系列芯片中含有嵌入式陣列塊(EAB),可以構(gòu)造ROM存儲器。
  調(diào)相器部分主要產(chǎn)生ROM存儲器中點值的取值地址,同時完成調(diào)相功能。當(dāng)m序列基帶碼元是0時,載波相位倒相,根據(jù)正弦和余弦波形的特點,可使尋址點在碼元由1到0的跳變(jump-low=1)時,跳變到sinπ處(即第51個點值處),即可實現(xiàn)倒相;當(dāng)m序列基帶碼元是1時,載波相位不變,可使尋址點在碼元由0到1的跳變(jump_high=1)時,回到sin0處(即第1個點值處)。由于在ROM存儲表中先存放正弦離散采樣點值的100個點,后存放余弦離散采樣點值的100個點,所以該部分的VHDL尋址程序可如下設(shè)計。
  if(count202s=″01100100″) and (jump_low=′0′)  then
         --正弦離散采樣點值部分
  count202s<=″00000000″;--尋址到第100個點值處并且
         --不是碼元的下跳沿時,回到第1個點值處
  elsif(jump_high=′1′) then count202s<=″00000000″;
         --碼元上跳沿時,尋址到第1個點處,調(diào)制相位為0
  elsif( jump_low=′1′)  then count202s<=″00110010″;
         --碼元下跳沿時,尋址到第51個點值處,調(diào)制相位為180°
  else  count202s<=count202s+′1′;
  end if;
  if(reset=′1′) then  count202c<=″01100101″;--余弦離散
        --采樣點值尋址值先初始化到第101個點值處
  elsif (en=′1′) then
  if(count202c=″11001001″) and (jump_low=′0′) then
  count202c<=″01100101″;--尋址到第200個點值處并且
        --不是碼元的下跳沿時,回到第101個點值處
  elsif(jump_high=′1′)  then  count202c<=″01100101″;
        --上跳沿時,尋址到第101個點處,調(diào)制相位為0
  elsif ( jump_low=′1′)   then count202c<=″10010111″;
        --碼元下跳沿時,尋址到第151個點址處,調(diào)制相位為180°
  else count202c<=count202c+′1′;
  end if;
  end if;
  m 系列調(diào)相模塊的編譯仿真波形圖如圖4所示。從圖4中可看出該模塊的功能完全正確。

2.1.2 AD9857控制及串口配置模塊
  AD9857數(shù)字正交上變頻器主要有并口和串口二大部分需要設(shè)置。并口輸入數(shù)據(jù)由m系列偽隨機碼調(diào)相后的I/Q2路14位補碼格式的基帶數(shù)據(jù)流輪流提供。串口內(nèi)各寄存器的配置是整個設(shè)計的關(guān)鍵,包括工作模式、頻率控制字、時鐘倍頻、濾波器的內(nèi)插因子和輸出增益控制等參數(shù)的設(shè)置。根據(jù)串口讀寫時序要求本部分的設(shè)計用VHDL語言編程實現(xiàn)。
2.1.3 VXI總線接口模塊的設(shè)計
  VXI總線是在VME總線和GPIB總線的基礎(chǔ)上發(fā)展起來的一種新型儀器系統(tǒng)總線。它吸取了VME和GPIB總線的優(yōu)點,并結(jié)合儀器測量系統(tǒng)的自身特點而增加了許多新的性能,如零槽模塊功能、資源管理器、配電、冷卻和電磁兼容等[6]。新一代高頻地波雷達(dá)系統(tǒng)即基于VXI總線傳輸模式。
  VXI總線模塊儀器可分為寄存器基、消息基、存儲器基和擴展器件4個部分。用得較多的是前2種器件。寄存器基器件的VXI總線接口基本要求是只需具有配置寄存器,且與這種器件的通信是通過對寄存器的讀、寫來完成的,它不能控制其他器件,只能受其他器件的控制。消息基器件不僅應(yīng)具有總線配置寄存器,而且還應(yīng)能進(jìn)行更高級的通信,支持更復(fù)雜的協(xié)議,如字串行協(xié)議等,它可以控制其他器件,也可被其他器件控制。
  本設(shè)計中的信號發(fā)射模塊基于寄存器基,其VXI總線接口模塊中除了具有基本的配置寄存器,因該接口的通用性,它還要與接收模塊等其他部分相兼容,因此其內(nèi)部還有中斷接口、數(shù)據(jù)傳輸接口等。本部分的設(shè)計也是根據(jù)VXI總線使用規(guī)范及時序要求,采用VHDL編程語言中的狀態(tài)機方式實現(xiàn)。
2.2 數(shù)字上變頻技術(shù)
  傳統(tǒng)的雷達(dá)發(fā)射系統(tǒng)一般采用鎖相環(huán)(PLL)電路將模擬基帶信號倍頻到系統(tǒng)所需的載波頻率上,然后再接一個模擬乘法器來完成調(diào)制功能。與傳統(tǒng)鎖相環(huán)技術(shù)相比,數(shù)字上變頻技術(shù)具有頻率分辨率高、相位線性變化、易于數(shù)字控制等優(yōu)點,正得到越來越廣泛的應(yīng)用。典型的數(shù)字上變頻器有AD公司的AD9856、AD9857以及Harris公司的HSP50215和Gray公司的4路發(fā)射芯片GC4114。本設(shè)計采用AD9857。AD9857數(shù)字正交上變頻器一般有3種工作模式:正交調(diào)制模式、單頻輸出模式和內(nèi)插DAC模式。工作在正交調(diào)制模式時,I/Q 2路數(shù)字基帶信號交替輸入,再分成2路,經(jīng)過CIC濾波器、可編程內(nèi)插器后送入正交調(diào)制器。DDS核提供一個正交的本振信號到正交調(diào)制器,與I/Q 2路數(shù)據(jù)相乘相加,產(chǎn)生一個正交調(diào)制的數(shù)據(jù)流,這些都在數(shù)字域完成。最后通過14位的DAC輸出正交調(diào)制的模擬信號;工作在單頻輸出模式時,AD9857相當(dāng)于一個DDS頻率源,不接受外部數(shù)據(jù)。DDS核在頻率控制字的控制下產(chǎn)生一個單頻數(shù)字信號,再經(jīng)DAC輸出;工作在內(nèi)插DAC模式時,輸入14位的I通道數(shù)據(jù),經(jīng)過內(nèi)插后再經(jīng)DAC輸出。該模式下對信號進(jìn)行過采樣操作,但保持原始信號頻譜不變。在本設(shè)計中采用正交調(diào)制模式。
2.3 后續(xù)處理電路
  由圖2可知,后續(xù)處理電路主要包括經(jīng)AD9857數(shù)字正交上變頻器上變頻后的中頻模擬信號的A/D 轉(zhuǎn)換、濾波和功率放大等環(huán)節(jié)。軟件無線電的目標(biāo)是在較高的中頻、甚至射頻段就開始對信號進(jìn)行數(shù)字化處理,這樣可以減少系統(tǒng)中模擬器件的數(shù)量,增加系統(tǒng)的靈活性。為達(dá)到此要求,ADC必須有很高的采樣速率和工作帶寬。為適應(yīng)復(fù)雜的電磁環(huán)境,還要求ADC具有大的動態(tài)范圍。此時的中頻輸出信號,需要高頻窄帶濾波器進(jìn)行濾波,一般的LC濾波器是不能滿足要求的,要選用工作頻率穩(wěn)定度高、阻帶衰減特性陡峭、插入損耗小的石英晶體諧振器組成的高頻窄帶濾波器,放大電路部分宜采用低噪聲高帶寬的可調(diào)增益放大器。本設(shè)計中采用的就是90MHz帶寬的低噪聲可調(diào)增益放大器AD603。
3  結(jié)束語
  基于軟件無線電思想,采用m系列偽隨機碼調(diào)相體制的新一代高頻地波雷達(dá)系統(tǒng)的中頻將達(dá)到40.5MHz。因此一些關(guān)鍵技術(shù)要有所突破,主要包括數(shù)字上變頻技術(shù)和數(shù)字下變頻技術(shù)、高速A/D和D/A變換技術(shù)、開放式總線結(jié)構(gòu)技術(shù)和高速數(shù)字信號處理技術(shù)等。本設(shè)計中的基于AD9857數(shù)字正交上變頻器的偽隨機碼調(diào)相體制高頻地波雷達(dá)發(fā)射部分系統(tǒng)的方案就是按上述要求實現(xiàn)的,并已取得了初步成功。
參考文獻(xiàn)
1   許丹,田建生.基于DSP的雷達(dá)信號采集處理系統(tǒng).武漢大學(xué) 學(xué)報(理學(xué)版),2001;(10)
2   褚振勇,翁木云.FPGA設(shè)計及應(yīng)用.西安:西安電子科技大學(xué)出版社,2002
3   吳世才,楊子杰.高頻地波雷達(dá)信號波形分析.武漢大學(xué)學(xué)報(理學(xué)版),2001;(10)
4   林可祥,汪一飛.偽隨機碼的原理與應(yīng)用.北京:人民郵電出版社,1978
5   徐志軍,徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用.北京:電子工業(yè)出版社,2003
6   林茂六,王麗.VXI總線雷達(dá)自動測試系統(tǒng).哈爾濱:哈爾濱工業(yè)大學(xué)出版社,2001

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。