摘 要：以分組密碼" title="分組密碼">分組密碼和摘要算法為研究對(duì)象，結(jié)合處理器體系結(jié)構(gòu)的特點(diǎn)，研究了能夠高效靈活實(shí)現(xiàn)多種分組密碼和摘要算法的處理器體系結(jié)構(gòu)。通過分析現(xiàn)有分組密碼算法的運(yùn)算和結(jié)構(gòu)特點(diǎn)，從實(shí)現(xiàn)方式的靈活性和高性能角度出發(fā)，提出了一種基于顯式并行指令計(jì)算結(jié)構(gòu)且性能和靈活性達(dá)到了折衷的可編程密碼微處理器體系結(jié)構(gòu)。給出了系統(tǒng)的整體架構(gòu)、可重構(gòu)" title="可重構(gòu)">可重構(gòu)運(yùn)算單元的設(shè)計(jì)方案及其指令系統(tǒng)的設(shè)計(jì)，以及用硬件描述語(yǔ)言Verilog實(shí)現(xiàn)后的硬件測(cè)試參數(shù)。
關(guān)鍵詞：可重構(gòu)? 顯示并行結(jié)構(gòu)? 對(duì)稱密碼? 比特置換

?

?

基于EPIC技術(shù)的密碼處理器" title="密碼處理器">密碼處理器體系結(jié)構(gòu)研究與設(shè)計(jì)" title="研究與設(shè)計(jì)">研究與設(shè)計(jì).pdf