摘  要： 紅外成像導引頭集光機電于一身，設計難度大、研制周期長。為了縮短導引頭研制周期、降低開發(fā)成本，提出一種通用的信息處理平臺方案。本方案采用FPGA+DSP架構，有較強的通用性，易于維護和擴展，可以在原理樣機階段迅速搭建硬件平臺，用于系統(tǒng)驗證和彈載軟件調試，并為后續(xù)的產(chǎn)品研制提供有力支持。
關鍵詞： 紅外成像導引頭；通用信息處理平臺；實時圖像處理；FPGA+DSP架構

　　紅外成像導引頭是第四代紅外型空空導彈的標志，具有作用距離遠、抗干擾能力強、導引精度高、可自動識別目標和區(qū)分多目標、準全天候工作等顯著優(yōu)點[1]。根據(jù)紅外探測器的不同，紅外成像導引頭又可分為線列掃描成像導引頭、凝視焦平面成像導引頭、雙色（多色）焦平面成像導引頭。為了與探測器配套，需要設計不同的信息處理平臺。隨著技術的不斷發(fā)展，信息處理平臺在功能上越來越復雜，集成化程度越來越高，而要求產(chǎn)品的研發(fā)周期卻大大縮短，更新速度加快。為了解決這一矛盾，本文提出一種通用的信息處理平臺方案，在產(chǎn)品初期利用通用信息處理平臺迅速搭建，用于系統(tǒng)驗證和彈載軟件調試，并為后期的產(chǎn)品硬件研制提供有力借鑒。
1 通用信息處理平臺特征分析[2-4]
　　無論是哪一種紅外成像導引頭，信息處理平臺都具有如下功能：高速圖像信號采集、圖像預處理、圖像處理、與外部系統(tǒng)通信、視頻圖像輸出、時鐘管理及時序控制等。功能組成如圖1所示。

1.1 高速圖像信號采集
　　高速圖像信號采集是對從前置放大器輸出的視頻信號進行A/D采樣，把模擬視頻信號轉換為數(shù)字視頻信號。由于視頻輸出信號電壓范圍未知，因此在A/D采樣前還需要一個放大倍數(shù)可調的調理電路。紅外成像導引頭的探測靈敏度高、幀頻高(達到100 Hz以上)、視頻傳輸數(shù)據(jù)量大，因此要求AD轉換器精度高、速度快、通道一致性好。這部分是模擬數(shù)字混合部分，因此在電源供電、元器件布局布線上要進行低噪聲設計。
1.2 圖像預處理
　　圖像預處理包括非均勻校正、圖像重構、圖像濾波、圖像穩(wěn)像等。非均勻校正是指由于探測器本身的固有缺陷，使得從前置放大器輸出的視頻信號出現(xiàn)了不均勻性，為了防止系統(tǒng)成像質量變差而對視頻數(shù)據(jù)進行的處理。圖像重構是指對掃描成像來說，輸出的信號不是逐行順序輸出，需要對得到的視頻數(shù)據(jù)進行重新排序才能得到一幅正確圖像。圖像濾波指的是利用高通濾波和中值濾波等算法簡單、數(shù)據(jù)處理吞吐量大的算法對視頻數(shù)據(jù)進行處理，提高圖像質量。圖像穩(wěn)像是指探測器固連在彈體上，探測器在飛行過程中有一繞其光軸的旋轉及偏航與俯仰方向的抖動，使視場中同一目標落在圖像序列的相鄰幀圖像的不同位置上，為了防止圖像成像質量變差而對視頻數(shù)據(jù)進行的處理。圖像預處理的特點是處理速度快、數(shù)據(jù)吞吐量大、可重構性強。
1.3 圖像處理
　　圖像處理包括目標檢測與跟蹤、目標誤差信號輸出、抗人工干擾、抗誘餌干擾等。圖像處理的特點是算法邏輯比較復雜，需要對整幅圖像或幾幅圖像的潛在目標進行標識、抽取、判斷，因此適于用高級語言進行描述。
1.4 與外部系統(tǒng)通信
　　與外部系統(tǒng)通信主要包括與導引頭伺服控制系統(tǒng)的通信、與導彈其他部件（飛控、引信等）的通信等。要求在通信過程中互不干擾，通信速度快，數(shù)據(jù)量相對較小。
1.5 視頻圖像輸出
 　　視頻圖像輸出的主要作用是在調試過程中，把原始視頻圖像和處理后的圖像實時傳送給顯示裝置，供調試人員觀看。顯示裝置一般為工業(yè)顯示器，視頻圖像輸出的另外一個作用是傳送給遙測部件作為遙測數(shù)據(jù)供技術人員分析。視頻圖像輸出的特點是數(shù)據(jù)傳輸速度快，可重構性強。
1.6 時鐘管理及時序控制
　　不同的探測器需要不同的時鐘，探測器及讀出電路、前置放大器和信息處理平臺之間都需要同步時序控制。前置放大器內(nèi)的背景抑制電路也需要信息處理平臺提供同步時序，這些都是時鐘管理及時序控制的主要功能，其特點是嚴格要求各部分時序同步、可重構性強。
2 通用信息處理平臺方案
      根據(jù)對通用信息處理平臺的特征分析，提出一種通用信息處理平臺方案，其功能組成如圖2所示。

      本方案采用FPGA+DSP的設計框架[5-7]，外圍增加調理電路、A/D裝換器、PROM、SBSRAM、DPRAM、FLASH、電源及電源濾波電路等。FPGA+DSP架構最大的特點是結構靈活、設計難度不大、有較強的通用性、適于模塊化設計，從而能有效地提高算法效率。其開發(fā)周期較短，系統(tǒng)易于維護和擴展，適合于實時信號處理。圖像預處理操作過程確定、邏輯處理明確、運算量大而算法相對簡單，具有確定的處理時間和穩(wěn)定的數(shù)據(jù)通過量，因此采用FPGA實現(xiàn)。時鐘管理及時序控制和視頻圖像輸出可重構性強，因此也用FPGA實現(xiàn)。圖像處理涉及到大量復雜的計算過程，采用DSP十分有效。利用DSP外接DPRAM和串口實現(xiàn)與外部系統(tǒng)通信。
2.1 主要器件選型
　　為了減少傳輸干擾，從前置放大器出來的視頻信號一般采用差分信號傳給調理電路，因此調理電路中的運放也選用差分運放，型號為AD8138，具有寬帶寬、高壓擺率、低噪聲、低諧波失真、放大倍數(shù)可調的特點。成像導引頭為了提高探測靈敏度要求A/D轉換器至少10 bit，視頻帶寬一般為5 MHz，因此選用AD9240。它是單路14 bit、10 MS/s的高速AD轉換器，完全可以滿足需要。成像導引頭一般需要2個高速數(shù)據(jù)采集通道，因此把調理電路和A/D轉換器都設計為兩路。
　　DSP選用TI公司的TMS320C6414工業(yè)級芯片。它的主要特點[8，9]是：(1)最高時鐘頻率600 MHz，處理速度4 800 MIPS；(b)并行處理速度高，采用改進的VLIW（超長指令字）結構，CPU包含64個32位的通用寄存器和8個功能單元；(3)片內(nèi)存儲器大，容量為1 056 KB，可構成兩級Cache結構（包括程序Cache和數(shù)據(jù)Cache）；(4)豐富的外部接口，包括2個外部存儲器接口，1個64 bit寬（EMIFA），1個16 bit寬（EMIFB）。支持與同步存儲器(SDRAM，SBSRAM，ZBTSRAM)和非同步存儲器(SRAM，EPROM，F(xiàn)LASH等)的無縫接口，3個多通道緩沖串行口（McBSP），32/16 bit主機接口（HPI）。因此可以很好地滿足圖像處理算法的復雜性、實時性和靈活性要求。DSP外圍連接了SBSRAM、FLASH、DPRAM。SBSRAM是為了擴充C64的存儲空間，可選用GS84032AT，存取速度最大為200 MHz；Flash用于固化C64的程序和引導啟動，選用SST39VF080；DPRAM用于和導彈其他部件通信，數(shù)據(jù)量小，速度要求不高，可選用IDT71V30，存儲容量是1k×8 bit。
　　FPGA選用Xilinx的Virtex-4系列中的XC4VLX60。它的主要特點[10]是：(1)時鐘頻率可高達500 MHz，內(nèi)部資源豐富；(2)I/O接口能力強，支持多種單端和差分接口標準；(3)片內(nèi)數(shù)字化阻抗匹配(DCI技術)和可編程的輸出電流(2 mA～24 mA)大大降低了信號完整性問題。FPGA外圍接一個標準PROM，用于固化FPGA程序，選用XCF32P。
　　電源及電源濾波部分主要是為信息處理平臺提供各種電壓的電源。對于數(shù)字部分，由于功率較大，可選用開關電源模塊；對于模擬部分，應盡可能用線性電源，并采用LC、磁珠等多種濾波方式濾波。
2.2 硬件接口連接
　　FPGA到DSP的圖像數(shù)據(jù)傳送采用DSP的HPI端口，傳送的時序和速度完全由FPGA控制，圖像可以采用每行中斷一次的方式，也可以通過每幀中斷一次的方式通知DSP數(shù)據(jù)傳送的進度，以便DSP啟動圖像處理的進程。采用HPI的好處是FPGA完全控制，避免了DSP的參與，減少了DSP的工作量，數(shù)據(jù)直接傳送到DSP的片內(nèi)存儲器，既省略了片外雙端口存儲器，又省略了DSP將數(shù)據(jù)從片外讀入片內(nèi)的過程，是圖像數(shù)據(jù)傳送的最佳選擇。
　　DSP對FPGA控制通過FPGA內(nèi)的映射存儲器實現(xiàn)。在FPGA內(nèi)部的邏輯設計中設計若干控制寄存器，這些寄存器通過DSP的數(shù)據(jù)總線和地址總線映射在DSP的地址空間，從而使DSP可以訪問這些寄存器。DSP對FPGA的控制主要包括：(1)FPGA的功能控制，例如圖像濾波功能和圖像匹配功能，這些模塊應該是可選的模塊，DSP可以根據(jù)算法的要求打開或關閉這些模塊。(2)參數(shù)的設置，DSP可以對非均勻性校正的系數(shù)、濾波的相關參數(shù)和圖像匹配的參數(shù)進行設置。(3)可以讀取前端系統(tǒng)的一些信息，例如探測器溫度傳感器的信息。
　　FPGA內(nèi)部有一個DPRAM，它接在DSP的外部地址空間，用于非均勻校正系數(shù)的傳輸。上電后，DSP把非均勻校正系數(shù)從FLASH中取出，傳遞給FPGA內(nèi)部的DPRAM。
　　DSP的一個McBSP端口通過接插件與導引頭伺服控制系統(tǒng)相連實現(xiàn)通信功能，向伺服控制系統(tǒng)發(fā)送圖像跟蹤的誤差信號和部分參數(shù)。
　　FPGA的視頻圖像輸出口可以采用多種接口標準傳輸，不需要增加接口芯片。為了實現(xiàn)高速高質量的視頻圖像傳輸，采用基于LVDS的電平接口協(xié)議，設計的傳輸速度為40 Mb/s，傳輸媒體為三對5類雙絞線，分別為時鐘信號、字同步信號和數(shù)據(jù)信號，全部由FPGA負責輸出。
　　通用信息處理平臺原理框圖如圖3所示。

2.3 上電工作過程
　　通用信息處理平臺的上電工作過程是：上電后DSP和FPGA單獨完成配置，F(xiàn)PGA配置速度較快，配置完畢后等待DSP；DSP完成啟動引導后從FLASH取出非均勻校正系數(shù)，傳遞給FPGA內(nèi)部的DPRAM，傳輸完畢后給FPGA一個已完成信號；FPGA接到信號后立即開始控制視頻信號的采集、圖像預處理等工作，并把處理后的視頻數(shù)據(jù)通過HPI口直接寫入DSP的存儲區(qū)。DSP接收完1行或1幀數(shù)據(jù)后就開始圖像處理的進程，并在每幀結束前完成與導引頭伺服控制系統(tǒng)的通信以及與導彈其他部件(飛控、引信等)的通信。
　　本文設計的紅外成像導引頭通用信息處理平臺硬件結構采用FPGA+DSP架構，運行速度高，可重構性好，在樣機開發(fā)階段不必研制新硬件，只需修改FPGA程序就可以完成系統(tǒng)驗證和彈載軟件調試，加快了研制周期，對整個樣機研制有很好的促進作用。
參考文獻
[1] 鄭志偉，白曉東，胡功銜，等.空空導彈紅外導引系統(tǒng)設計[M].北京：國防工業(yè)出版社，2007.
[2] 郭棟，王志良，李正熙，等.基于DSP的實時圖像處理系統(tǒng)[J].微計算機信息，2005，(3).
[3] 伍乾永，陳彬.基于FPGA的實時圖像數(shù)據(jù)采集模塊設 計[J].微電子學，2008(3).
[4] 黃飛，于慧敏，楊少林.基于DM642的紅外圖像實時處理系統(tǒng)的設計[J].電路與系統(tǒng)學報，2008(3).
[5] 應家駒，何永強.基于DSP和FPGA的超大視場紅外目標檢測圖像處理系統(tǒng)設計[J].微計算機信息，2006(3).
[6] 潘小冬，陳澤祥，高升久，等.FPGA+DSP的紅外圖像數(shù)據(jù)采集與顯示[J].紅外與激光工程，2007(6).
[7] 邱祖全.基于DSP+FPGA的紅外視頻實時處理系統(tǒng)[J].  激光與紅外，2007(5).
[8] 李方慧，王飛，何佩琨.TMS320C6000系列DSPs原理與應用(第二版)[M].北京：電子工業(yè)出版社，2003.
[9] TMS320C6414，TMS320C6415，TMS320C6416 fixed-point  digital signal processors[Z].TI Inc，2005.
[10] Virtex-4用戶指南[Z].XILINX，2007.