用CPLD芯片實(shí)現(xiàn)快速Reed-Solomon編碼器設(shè)計(jì)
李月喬
北京華北電力大學(xué)電子與信息工程學(xué)院(102206)
摘要： 在分析有限域運(yùn)算的基礎(chǔ)上，設(shè)計(jì)了能糾正1個(gè)符號(hào)內(nèi)4位錯(cuò)誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計(jì)環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時(shí)序仿真，并用XC9572PC84可編程邏輯芯片實(shí)現(xiàn)了該電路設(shè)計(jì)。
Abstract：
Key words :
摘 要： 在分析有限域運(yùn)算的基礎(chǔ)上，設(shè)計(jì)了能糾正1個(gè)符號(hào)內(nèi)4位錯(cuò)誤的RS編碼器，并給出了VHDL電路模型。利用XILINX公司的ISE5.2集成設(shè)計(jì)環(huán)境完成了該RS編碼器的原理圖輸入、VHDL源代碼輸入、功能仿真、布局與布線和時(shí)序仿真，并用XC9572PC84可編程邏輯芯片實(shí)現(xiàn)了該電路設(shè)計(jì)。
關(guān)鍵詞： 復(fù)雜可編程邏輯陣列 RS編碼器 仿真
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。