《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 陣列式積木結構集成磁件在四相VRM中的應用研究
陣列式積木結構集成磁件在四相VRM中的應用研究
宋立業(yè),李洪珠
摘要: 技術論文,站點首頁,技術,模擬技術
Abstract:
Key words :

  摘 要: 為了提高VRM的輸出動態(tài)響應和降低穩(wěn)態(tài)紋波,利用多副磁芯組合,提出了一種應用于四相VRM的陣列式積木結構集成磁件。在不考慮漏磁通影響的情況下,分析了陣列式積木結構集成磁件參數對VRM性能的影響,建立了磁件的等效電路。利用電磁場有限元分析集成磁件磁場及電感,使用其電感數值對陣列式積木結構集成磁件與分立電感的VRM進行了電路仿真分析比較,電路仿真結果驗證了理論分析的正確性。實驗結果也表明使用陣列式積木結構集成磁件的四相VRM動態(tài)效果較好。
  關鍵詞: 電壓調整模塊;陣列式集成電感;等效電感;電流紋波; 動態(tài)響應

 

  交錯并聯(lián)拓撲具有抑制輸出電流紋波、降低輸出濾波器容量和擴大系統(tǒng)輸出功率的顯著優(yōu)點,通過減小每個并聯(lián)支路上的電感,可以顯著提高動態(tài)響應特性[1-5]。對VRM而言,大的電感量可以減小電流紋波,改善效率,但降低了動態(tài)性能;反之,小的電感量可以提高動態(tài)性能,但是增加了電流紋波,降低了效率。采用磁集成技術可以減小磁性器件體積、損耗,提高變換器動態(tài)性能[6-8]和功率密度。本文提出了一種陣列式積木結構集成磁件應用于四相VRM,通過理論分析和仿真及實驗,在穩(wěn)態(tài)紋波相同的條件下,VRM的動態(tài)響應得到了提高,證明了方案的可行性及優(yōu)越性。
1 陣列式積木結構集成磁件物理結構及電路拓撲
1.1 集成磁件物理結構
  陣列式積木結構集成磁件共由8副分立磁芯組合而成,其二維原理結構圖(截面圖)和三維實際結構如圖1所示。其中1#~4#磁芯完全相同,用來調節(jié)漏感;5#~8#磁芯完全相同,實現各相電感的分相耦合,即:電感L1和L2反向耦合、L2和L3反向耦合、L3和L4反向耦合、L4和L1反向耦合。四相VRM每一相電感分別由三副磁芯組合而成,集成電感陣列式結構大大增加了磁件的散熱面積,降低了熱損耗。

 

1.2 集成磁件VRM電路拓撲
  由陣列式積木結構集成磁件構成的四相VRM拓撲電路如圖2所示,各相電感自感相等,均為L,互感也相等,均為M。

  在VRM的任意工作模態(tài),均可列出電壓方程式(1)。
  由式(1)求得任一通道在各個模態(tài)的電流變化率后,根據伏秒積相等原理可以得到采用陣列式積木結構集成磁件的四相VRM的輸入輸出電壓增益如式(2)[9]:
  

  式中D為占空系數。
  式(2)表明采用陣列式積木結構集成磁件的四相VRM的輸入輸出電壓增益與采用分立電感的四相VRM的輸入輸出電壓增益相同。
2 VRM的輸出穩(wěn)態(tài)紋波和動態(tài)響應分析
  設耦合系數k=M/L,結合陣列式積木結構集成磁件四相VRM各工作模態(tài),由式(1)可以推導出四相VRM各相等效穩(wěn)態(tài)電感Lss和等效動態(tài)電感Ltr的表達式:
  
  式(3)和式(4)表明陣列式積木結構集成磁件四相VRM的輸出穩(wěn)態(tài)紋波和動態(tài)響應與耦合系數k的大小有關。等效穩(wěn)態(tài)電感Lss及等效動態(tài)電感Ltr與耦合系數k的變化關系曲線如圖3所示,圖中等效穩(wěn)態(tài)電感Lss曲線1~6的占空系數D分別為0.1、0.12、0.14、0.16、0.18和0.2。圖3表明耦合系數0

3 集成磁件的優(yōu)化設計
  設1#~4#磁芯磁阻為Rl,5#~8#磁芯磁阻為Rc,在忽略漏磁通的情況下,陣列式積木結構集成磁件的自感及互感分別為:
  

  式(9)表明,在忽略漏磁通的情況下,等效動態(tài)電感Ltr只與1#~4#磁芯的磁阻Rl有關。因此,陣列式積木結構集成磁件四相VRM的動態(tài)響應要求可依據該式設計,從而確定1#~4#磁芯的磁阻Rl。5#~8#磁芯的磁阻Rc根據圖4選取耦合系數k之后由式(7)確定,當0.3≤k≤0.4時,Rc的范圍是0.5Rl≤Rc≤Rl。為了防止磁芯飽和,應在1#~4#磁芯中設置一定的氣隙或選擇高飽和磁密磁芯。由于5#~8#磁芯中不存在直流偏磁,因此可不必在其中設置氣隙,以減小繞組損耗。

4 陣列式積木結構集成磁件四相VRM仿真分析
4.1 電磁場仿真

  利用Ansoft Maxwell對陣列式積木結構集成磁件進行電磁場有限元分析,各繞組電感值如表1所示。由表1計算得到各電感的耦合系數如表2所示。表2驗證了陣列式積木結構集成磁件的耦合系數可以使VRM的穩(wěn)態(tài)紋波和動態(tài)響應處于最優(yōu)范圍之內。陣列式積木結構集成磁件磁場分布如圖4所示,圖4驗證了5#~8#磁芯中不存在直流偏磁。


4.2 電路仿真
  陣列式積木結構集成磁件等效電路如圖5所示,圖中Ll=1/Rl,Lc=Rc。電路仿真參數如下:輸入電壓VDC為12 V;開關頻率250 kHz;導通占空比為0.15;Ll和Lc由表1電磁場仿真數值取平均后計算得到,即Ll=0.42μH,Lc=0.391μH。利用上面仿真參數的集成磁件VRM各通道電流及輸出電壓電流仿真波形如圖6所示。

  為了與分立電感分析比較,分別在等效穩(wěn)態(tài)電感和動態(tài)電感相同時進行對比。
  (1)等效穩(wěn)態(tài)電感相同時的對比
  根據表1和表2(各參數取平均值)由式(3)計算得到等效穩(wěn)態(tài)電感量為1.088 μH,利用電感量為1.088 μH的分立電感對VRM電路進行仿真,其他仿真參數同上,仿真波形對比如圖7所示。其中vo-3和i1-3為分立電感VRM的仿真波形。


  (2)等效動態(tài)電感相同時的對比
  根據表1和表2(各參數取平均值)由式(4)計算得到等效動態(tài)電感量為0.418 μH,利用電感量為0.418 μH的分立電感對VRM電路進行仿真,其他仿真參數同上,仿真波形對比如圖8所示。其中vo-2和i1-2為分立電感VRM的仿真波形。


  通過圖6~圖8可見,在等效穩(wěn)態(tài)電感量相同的情況下,采用陣列式積木結構集成磁件的VRM比采用分立電感的VRM動態(tài)響應速度快了近25 μs,但總的輸出電流紋波增大了近3 A;在等效動態(tài)電感量相同時,采用陣列式積木結構集成磁件的VRM與采用分立電感的VRM動態(tài)響應相同,總的輸出電流紋波也相同,但通道電流紋波減小了近10 A。仿真結果驗證了理論分析的正確性。

5 實驗驗證
  實驗平臺為由ISL6561芯片控制的四相VRM,12 V輸入,1.0 V輸出,工作頻率480 kHz。1#~8#磁芯選擇UI10,測得各電感量列于表3所示。在200 Hz的負載動態(tài),輸出電流以10 A/μs的變化率在20~80 A之間切換, VRM輸出動態(tài)響應波形如圖9所示。實驗結果表明,應用陣列式積木結構集成磁件的四相VRM的穩(wěn)態(tài)輸出電壓和動態(tài)響應較好。


  本文提出了一種應用于四相VRM的陣列式積木結構集成磁件,從理論上分析了陣列式積木結構集成磁件參數對VRM性能的影響,對陣列式積木結構集成磁件進行了電磁場有限元分析,建立了陣列式積木結構集成磁件的等效電路,并利用電路仿真對陣列式積木結構集成磁件與分立電感進行了分析比較,結果驗證了理論分析的正確性。實驗結果表明使用陣列式積木結構集成磁件的四相VRM動態(tài)效果較好。
 

參考文獻
[1] YAO Kai Wei,WONG P L,LEE F C.The inductor design for the multi-channel voltage regulator module[C].IEEE PCIM,2000:325-331.
[2] WONG P L,WU Qiao Qiao,XU Peng,et al.Investigating coupling inductors in the interleaving QSW VRM[C].IEEE APEC,2000:973-978.
[3] XU Peng,YE Mao,LEE F C.Single magnetic push-pull forward converter featuring built-in input filter and coupled-inductor current double for 48V VRM[C].IEEE APEC,2002:843-849.
[4] SLOBODAN C,LAGUNA H.Lossless switching DC-DC converter with DC transformer[P].U.S.Patent 6 400 579,
2002.
[5] 楊玉崗,李洪珠,王健林,等.可消減直流偏磁集成磁件在DC/DC變換器中的應用[J].中國電機工程學報,
2005,25(11):50-54.
[6] 陳乾宏,阮新波,嚴仰光.多路輸出電源中耦合電感的模型及分析[J].電工技術學報,2001,16(5):40-45.
[7] 陳乾宏,阮新波,嚴仰光.開關電源中磁集成技術及其應用[J].電工技術學報,2004,19(3):1-8.
[8] 楊玉崗,于慶廣,李洪珠,等.四相電壓調整模塊中平面型可消除直流偏磁集成磁件研究[J].中國電機工程學報,
2006,26(12):179-185.
[9] LI Jie Li,CHARLES R S,AARON S.Coupled-inductor design optimization for fast-response low-voltage DC-DC 
converters[C].IEEE APEC,2002:817-823.

[10] LI Jie Li,ANTHONY S,AARON S,et al.Using coupled inductors to enhance transient performance of multi-phase buck converters[C].IEEE APEC,2004:1289-1293.
[11] LI Hong Zhu,YANG Yu Gang,LI Hong Liang.Research on thin-film array non-DC-bias integrated magnetics in 
4-phase VRM.[C] IEEE  ICEF,2008:1-6.
 

此內容為AET網站原創(chuàng),未經授權禁止轉載。