利用傳統(tǒng)的標(biāo)準(zhǔn)并行口（ＳＰＰ）或ＲＳ２３２進行數(shù)據(jù)傳輸，其速度和靈活性受到很大限制。而增強型并行端口ＥＰＰ(Ｅｎｈａｎｃｅｄ Ｐａｒａｌｌｅｌ Ｐｏｒｔ)不但與ＳＰＰ兼容，而且其最高傳輸速率可達(dá)ＩＳＡ總線的能力（２ＭＨｚ）。由于便攜式計算機日益普及，基于ＥＰＰ協(xié)議開發(fā)的便攜式微機采集系統(tǒng)將會是一個發(fā)展趨勢。

    通常，低速的數(shù)據(jù)采集系統(tǒng)可不需要板上的數(shù)據(jù)緩存區(qū)。但當(dāng)采集速率較高時，數(shù)據(jù)的回傳將占用ＣＰＵ大量的時間，因而不可能進行其他的控制操作與數(shù)值處理，這時就需要足夠的緩存區(qū)來存放數(shù)據(jù)。我們在設(shè)計高速數(shù)據(jù)采集系統(tǒng)時采用了ＦＩＦＯ(Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ) ＩＤＴ７２０２其管腳功能如圖１所示。它不但提供了存儲空間作為數(shù)據(jù)的緩沖，而且還在ＥＰＰ并行總線和Ａ／Ｄ轉(zhuǎn)換器之間充當(dāng)一彈性的存儲器，因而無需考慮相互間的同步與協(xié)調(diào)。ＦＩＦＯ的優(yōu)點在于讀寫時序要求簡單，內(nèi)部帶有讀寫的環(huán)形指針，在對芯片操作時不需額外的地址信息。隨著ＦＩＦＯ芯片存儲量的不斷增加和價格的不斷下降，它將成為傳統(tǒng)數(shù)據(jù)存儲器件ＲＡＭ、ＳＲＡＭ等的有力替代者。方案中的Ａ／Ｄ轉(zhuǎn)換器采用了Ａｎａｌｏｇ Ｄｅｖｉｃｅ 公司的ＡＤ１６７１，最大采集速率可達(dá)１．２５ＭＨｚ、１２Ｂｉｔ無漏碼轉(zhuǎn)換輸出。

１ ＥＰＰ協(xié)議簡介

    ＥＰＰ協(xié)議與標(biāo)準(zhǔn)并行口協(xié)議兼容且能完成數(shù)據(jù)的雙向傳輸，它提供了四種數(shù)據(jù)傳送周期：數(shù)據(jù)寫周期；數(shù)據(jù)讀周期；地址寫周期；地址讀周期。

    在設(shè)計中我們把數(shù)據(jù)周期用于便攜機與采集板之間的數(shù)據(jù)傳輸，地址周期用于地址的傳送與選通。表１列出了ＤＢ２５插座在ＥＰＰ協(xié)議中的各腳定義。

表1 EPP信號定義

    圖２是一個數(shù)據(jù)寫周期的例子。

    （１) 程序執(zhí)行一個Ｉ／Ｏ寫周期，寫數(shù)據(jù)到Ｐｏｒｔ４（ＥＰＰ數(shù)據(jù)寄存器）。

    （２)ｎＷｒｉｔｅ變低，數(shù)據(jù)送到串行口上。

    （３)由于ｎＷａｉｔ為低，表示可以開始一個數(shù)據(jù)寫周期，ｎＤａｔａＳＴＢ變低。

    （４)等待外設(shè)的握手信號（等待ｎＷａｉｔ變高）。

    （５)ｎＤａｔａＳＴＢ變高，ＥＰＰ周期結(jié)束。

    （６)ＩＳＡ的Ｉ／Ｏ周期結(jié)束。

    （７)ｎＷａｉｔ變低，表示可以開始下一個數(shù)據(jù)寫周期。

    可以看到，整個數(shù)據(jù)傳送過程發(fā)生在一個ＩＳＡ Ｉ／Ｏ周期內(nèi)，所以用ＥＰＰ協(xié)議傳送數(shù)據(jù)，系統(tǒng)可以獲得接近ＩＳＡ總線的傳輸率（５００ｋ～２Ｍ ｂｙｔｅ／ｓ）。

２ ＡＤ１６７１控制及采集系統(tǒng)工作原理

    圖３是ＡＤ１６７１的ＡＤ轉(zhuǎn)換時序圖。

    ＡＤ１６７１在Ｅｎｃｏｄｅ信號上升沿開始Ａ／Ｄ轉(zhuǎn)換，Ｄａｖ信號在本次轉(zhuǎn)換完成前一定時間變低，直到Ｄａｖ出現(xiàn)上升沿表示本次轉(zhuǎn)換結(jié)束。為防止數(shù)字噪聲耦合帶來的誤差，Ｅｎｃｏｄｅ信號應(yīng)在Ｄａｖ信號變低后５０ｎｓ內(nèi)變低。系統(tǒng)中通過８２５４計數(shù)器對晶振進行分頻來給ＡＤ１６７１提供Ｅｎｃｏｄｅ信號，以滿足其工作時序的需要。系統(tǒng)原理圖如圖４所示。系統(tǒng)初始化時，向８２５４的Ｃｌｏｃｋ０寫入計數(shù)值，由此可以靈活改變采樣間隔，同時寫入Ｃｌｏｃｋ１的計數(shù)值用來控制采樣的個數(shù)。晶振采用５ＭＨｚ有源四腳晶振，Ｄ觸發(fā)器實現(xiàn)觸發(fā)功能，系統(tǒng)工作原理如下：

    系統(tǒng)初始化完成后，經(jīng)地址譯碼器產(chǎn)生Ａｄｄ２信號，使Ｄ觸發(fā)器狀態(tài)翻轉(zhuǎn)，由低變到高，８２５４計數(shù)使能端Ｇａｔｅ０、Ｇａｔｅ１變高，８２５４開始方式２的計數(shù)。當(dāng)Ｃｌｏｃｋ０的計數(shù)時間到時，發(fā)出一個寬度為一時鐘周期的負(fù)脈沖，經(jīng)反向送入Ｅｎｃｏｄｅ，啟動ＡＤ１６７１進行Ａ／Ｄ轉(zhuǎn)換。一次轉(zhuǎn)換結(jié)束，利用Ｄａｖ信號將轉(zhuǎn)換的數(shù)據(jù)寫入ＩＤＴ７２０２，同時Ｃｌｏｃｋ１計數(shù)一次。當(dāng)Ｃｌｏｃｋ１計數(shù)時間到后，發(fā)出一個脈沖，用來實現(xiàn)對Ｄ觸發(fā)器的清零，使Ｇａｔｅ０、Ｇａｔｅ１變低，停止ＡＤ１６７１轉(zhuǎn)換，完成一次系統(tǒng)的采集工作。

３ ＦＩＦＯ與ＥＰＰ的接口電路

    圖５是ＥＰＰ與ＩＤＴ７２０２的接口電路。

    此電路是基于ＥＰＰ１．９設(shè)計的。ｎＤａｔａＳＴＢ與ｎＡｄｄＳＴＢ組合產(chǎn)生ｎＷａｉｔ回送信號，實現(xiàn)連鎖握手。方案中分別用數(shù)據(jù)讀周期、地址讀周期對１＃ＦＩＦＯ、２＃ＦＩＦＯ進行讀取。ＥＰＰ模式設(shè)定后，對ＦＩＦＯ存儲器的讀取非常簡單。通過產(chǎn)生一個單Ｉ／Ｏ讀指令到“基址＋４”，ＥＰＰ控制器就會產(chǎn)生所需的選通信號，用ＥＰＰ數(shù)據(jù)讀周期傳送數(shù)據(jù)。對“基址＋３”的Ｉ／Ｏ操作，可產(chǎn)生地址周期信號。

    Ｃ語言指令如下：

    讀一個字節(jié)數(shù)據(jù)：Ｄａｔａ＝Ｉｎｐｏｒｔｂ（Ｂａｓｅ＿Ａｄｄｒ＋４）；

    讀一個字節(jié)地址： Ｄａｔａ＝Ｉｎｐｏｒｔｂ（Ｂａｓｅ＿Ａｄｄｒ＋３）；

    實際應(yīng)用中ＦＩＦＯ的存取時間達(dá)到ｎｓ 級，ＥＰＰ的速度也接近ＩＳＡ總線的速率。上述接口電路屬于高頻，電路設(shè)計要注意消除干擾。ＦＩＦＯ的讀寫信源應(yīng)盡量靠近ＦＩＦＯ，沒用到的數(shù)據(jù)輸入端應(yīng)接地或ＶＣＣ等。