目前，有關(guān)電子設(shè)備使用和設(shè)計(jì)的安全規(guī)定層出不窮，使電流隔離器幾乎成為所有數(shù)據(jù)采集和傳輸系統(tǒng)中的必需。避免控制系統(tǒng)低壓電路在電場(chǎng)中遭受潛在的傳感器和傳動(dòng)器組件高壓損害的一種方法，就是使用數(shù)字隔離器。
本文的目的在于告訴大家如何簡(jiǎn)化隔離系統(tǒng)設(shè)計(jì)，文章除描述電容式數(shù)字隔離器的基本功能，詳細(xì)介紹如何在信號(hào)通路中安裝隔離器外，還就如成功設(shè)計(jì)電路板提供了一些有價(jià)值的參考意見。
電容式數(shù)字隔離器的基本功能
圖1顯示了一個(gè)電容式數(shù)字隔離器的簡(jiǎn)化結(jié)構(gòu)圖，該隔離器由一個(gè)高速信號(hào)路徑和一個(gè)低速信號(hào)路徑組成。高速路徑(藍(lán)色部分)傳輸100kbps至150Mbps的信號(hào)，而低速路徑(橙色部分)則傳輸100kbps以下信號(hào)至dc。
圖 1 電容式數(shù)字隔離器的簡(jiǎn)化結(jié)構(gòu)圖
藍(lán)色部分所示路徑中處理的高速信號(hào)被電容式隔離勢(shì)壘分為多個(gè)快速瞬變脈沖群。隨后的觸發(fā)器(FF)將這些瞬態(tài)脈沖群轉(zhuǎn)換成波形和相位均與輸入信號(hào)一致的脈沖。內(nèi)部看門狗(WD)檢查高速信號(hào)邊緣的周期性。在低頻輸入信號(hào)情況下，連續(xù)信號(hào)邊緣間的持續(xù)時(shí)間超出了看門狗窗口。這樣便迫使看門狗將輸出開關(guān)位置從高速路徑(位置1)改變?yōu)榈退俾窂?位置2)。
低速路徑比高速路徑多出幾個(gè)功能元件。因?yàn)榈皖l輸入信號(hào)要求隔離勢(shì)壘禁止采用大電容，所以輸入信號(hào)被用于對(duì)內(nèi)部振蕩器(OSC)的載波頻率進(jìn)行脈寬調(diào)制(PWM)。這就構(gòu)成了一個(gè)非常高的頻率，能夠通過該電容勢(shì)壘。由于輸入得到了調(diào)制，因此必須在實(shí)際數(shù)據(jù)傳輸至輸出端以前使用低通濾波器(LPF)去除其中的高頻載波。
在信號(hào)鏈中的安裝位置
數(shù)字隔離器分為單通道、雙通道、三通道及四通道器件，可以實(shí)現(xiàn)單向和雙向運(yùn)行，它們的共有特性如下：
- 不符合任何特定接口標(biāo)準(zhǔn)；
- 使用3V/5V邏輯開關(guān)技術(shù)
- 專為電隔離數(shù)字、單端(SE)數(shù)據(jù)線而設(shè)計(jì)
雖然最后一點(diǎn)似乎是設(shè)計(jì)上的限制，然而圖2卻顯示了如何對(duì)多種接口進(jìn)行隔離，其中包括低壓 SPI、高壓RS232、差分USB和差分CAN/RS485。
圖 2 數(shù)字隔離器必須安裝在隔離接口的單端部分中
所有接口都有一個(gè)相同點(diǎn)，那就是數(shù)字隔離器必須安裝在隔離接口的單端3V/5V部分。
由于數(shù)字隔離器都具有1到2ns的升降時(shí)間，因此它們?cè)陂L信號(hào)走線情況下往往易出現(xiàn)信號(hào)反射，其特性阻抗與隔離器輸出的源阻抗不匹配。因此，我們建議在其相應(yīng)數(shù)據(jù)接收裝置和數(shù)據(jù)源(例如：控制器、驅(qū)動(dòng)器、接收器和收發(fā)器等)附近安裝一個(gè)隔離器。在設(shè)計(jì)中如果無法這樣做，那么就必須使用受控的阻抗傳輸線。
PCB 設(shè)計(jì)指南
就數(shù)字電路板而言，要使用標(biāo)準(zhǔn)FR-4環(huán)氧玻璃作為PCB材料，這是由于相比那些廉價(jià)材料，其不但符合UL94-V0要求，而且還擁有更少的高頻介電損耗、更低的吸濕性、更大的強(qiáng)/硬度以及更高的阻燃特性。
要實(shí)現(xiàn)低電磁干擾(EMI)的PCB設(shè)計(jì)，這里推薦一個(gè)最少四層的設(shè)計(jì)實(shí)例(請(qǐng)參見圖3)，其從上到下分別為：高速信號(hào)層、接地層、電源層以及低頻信號(hào)層。
圖 3 推薦的四層板疊層
在頂層布置高速走線為隔離器及其相應(yīng)的驅(qū)動(dòng)器提供了一目了然的連接。高速走線要短，并避免使用過孔，以此保證高速走線電感最低。
緊接著高速信號(hào)層放置一個(gè)平衡板面地線層，以確保接地層和信號(hào)走線之間存在強(qiáng)大的電氣耦合。這樣便建立起傳輸線互聯(lián)的受控阻抗，同時(shí)也極大地減少了EMI。最終，平衡板面地線層為回流提供了一個(gè)非常好的低電感路徑。
將電源層置于接地層下面。這兩個(gè)參考層構(gòu)成了一個(gè)大約為100pF/in2的附加高頻旁路電容器。在底層布線低速控制信號(hào)。這些信號(hào)鏈路擁有足夠的余量來承受過孔引起的中斷，從而實(shí)現(xiàn)了更大的靈活性。
受控阻抗傳輸線是特性阻抗Z0始終受控于其幾何特性的走線。走線長度大于15mm(tr=1ns)和 30mm(tr=2ns)時(shí)，走線阻抗必須要與隔離器輸出阻抗Z0~rO匹配(如圖4所示)，使信號(hào)反射最小化。這被稱為源阻抗匹配。
圖 4 源阻抗匹配：Z0 ~ rO
隔離器的動(dòng)態(tài)輸出阻抗r0，可以通過隔離器數(shù)據(jù)手冊(cè)中列出的近似電壓-電流輸出特性線性部分得到。一般來說，標(biāo)準(zhǔn)輸出阻抗大約為70Ω。因此，對(duì)一條標(biāo)準(zhǔn)的2盎司鍍銅線和電介質(zhì)為4.5的FR-4而言，接地層上8mm寬、10mm長的走線幾何形狀會(huì)產(chǎn)生所需的70Ω特性阻抗。
布線指南
建議遵循下列幾條主要的布線原則，以保持信號(hào)完整性和低EMI。
為了將串?dāng)_降至10%以下，需保持信號(hào)走線是高速信號(hào)層到接地層距離的三倍(d=3h)。信號(hào)走線下的回流密度遵循1/[1+(d/h)2]函數(shù)，因此其在d>3h點(diǎn)上的密度會(huì)非常低，從而避免鄰近走線中出現(xiàn)較大的串?dāng)_(請(qǐng)參見圖5)。
圖 5 利用 d = 3h 來最小化串?dāng)_
使用45o走線彎曲(或者斜切式彎曲)而非90o彎曲，可保持有效的走線阻抗并避免信號(hào)反射。
為了實(shí)現(xiàn)在噪聲環(huán)境下的工作，將隔離器的閑置啟動(dòng)輸入通過一個(gè)電阻器(1kΩ到10kΩ)連接到合適的參考層。將高電平有效、高位允許輸入連接到電源層，同時(shí)將低電平有效輸入連接至接地層。
當(dāng)過孔電感增加信號(hào)路徑電感時(shí)，要避免各層隨快速信號(hào)走線改變。
在隔離器與周圍電路之間使用較短的走線長度可避免噪聲引入。數(shù)字隔離器通常會(huì)帶有隔離式DC/DC轉(zhuǎn)換器，后者提供了跨越隔離層的電源。由于隔離器的單端傳輸信號(hào)對(duì)噪聲引入過于敏感，因此鄰近DC/DC轉(zhuǎn)換器的開關(guān)噪聲可以很容易被長信號(hào)走線引入。
將大容量電容(比如10μF)置于靠近電源如穩(wěn)壓器旁，或是在電源進(jìn)入PCB的地方。
通過將電容的電源端直接連接至器件的電源端，然后經(jīng)過孔連至Vcc層，在器件上安裝小容量的0.1μF或0.01μF旁路電容。經(jīng)數(shù)個(gè)過孔將電容接地端連接至接地層(請(qǐng)參見圖6)。
圖 6 將旁路電容直接連接至 Vcc 終端
將多個(gè)過孔用于連接旁路電容和其他保護(hù)器件(例如：瞬態(tài)電壓抑制器和齊納二極管)，從而最小化接地連接的過孔電感。
總結(jié)
盡管關(guān)于PCB設(shè)計(jì)的資料有很多，但本文主要提供一些涉及數(shù)字隔離器電路板設(shè)計(jì)的建議。遵循這些建議將有助于在最短的時(shí)間內(nèi)完成一個(gè)符合EMC標(biāo)準(zhǔn)要求的電路板設(shè)計(jì)。