摘 要: 從勵磁涌流的成因出發(fā)，設(shè)計(jì)涌流抑制器，通過計(jì)算變壓器分/合閘時間以控制變壓器分/合閘角度來抑制涌流，從而消除勵磁涌流對電網(wǎng)的污染等一系列危害。
關(guān)鍵詞: 變壓器; 涌流抑制器; 合閘角; 存儲系統(tǒng)
在電力變壓器空載接入電源及變壓器發(fā)生故障被繼電保護(hù)裝置切除時，因變壓器某側(cè)繞組感受到外施電壓的驟增而產(chǎn)生有時數(shù)值極大的勵磁涌流，對電網(wǎng)及電器設(shè)備造成極為不利的影響。目前勵磁涌流領(lǐng)域的研究多集中在用各種算法辨別涌流與故障電流來避免保護(hù)誤動[1],但涌流還是會發(fā)生，對系統(tǒng)造成的危害仍然存在。本文研制的涌流抑制器從勵磁涌流成因出發(fā)[2]，設(shè)計(jì)重點(diǎn)是削弱或抑制涌流的發(fā)生，使其不發(fā)生或發(fā)生時幅值足夠小而不足以引起危害，并且具備對涌流的自動錄波功能。
1 涌流抑制器的設(shè)計(jì)思想
涌流抑制器的設(shè)計(jì)思想是消除涌流發(fā)生的條件。根據(jù)參考文獻(xiàn)[3-7]中關(guān)于變壓器瞬變過程的討論，由磁鏈?zhǔn)睾阍恚贸龃磐?phi;由穩(wěn)態(tài)磁通φs、剩磁通φr和偏磁φp三項(xiàng)構(gòu)成。設(shè)變壓器在時間t=0時刻合閘，可繪出電壓為U、空投合閘角α=0時的磁通變化曲線,如圖1所示。
總磁通由剩磁、偏磁(暫態(tài)磁通)及穩(wěn)態(tài)磁通三者組成。不難看出,在圖1偏磁的情況下，如剩磁為正，則總磁通曲線向上平移，即磁路更易飽和，勵磁涌流幅值會更大。如剩磁為負(fù)，則勵磁涌流將被抑制。隨著偏磁φp的衰減，總磁通φ將逐步與穩(wěn)態(tài)磁通φs重合，變壓器進(jìn)入穩(wěn)態(tài)運(yùn)行。
分閘時變壓器的偏磁和剩磁肯定不會導(dǎo)致變壓器鐵芯飽和。當(dāng)變壓器沒有電容性負(fù)載時，如果根據(jù)前次的分閘角選擇合適的合閘角，使偏磁與剩磁極性相反，鐵心不飽和就沒有勵磁涌流，如鐵心輕度飽和，則勵磁涌流很小。
2 涌流抑制器的工作原理
涌流抑制器的主要工作原理如圖2所示。通過計(jì)算分/合閘時間從而控制變壓器分/合閘角度來抑制涌流。通過采樣器采集變壓器的分/合閘指令，并記錄本次合閘/分閘的時間點(diǎn)、各相當(dāng)時的相位角。當(dāng)涌流抑制器收到分/合閘指令時，先根據(jù)上次記錄的各相的相位角歷史數(shù)據(jù)和指令下達(dá)時間計(jì)算出可以有效抑制勵磁涌流的合閘/分閘時間，并根據(jù)計(jì)算出的時間點(diǎn)發(fā)出分/合閘指令，以達(dá)到抑制勵磁涌流的功能。
3 涌流抑制器的硬件設(shè)計(jì)與實(shí)現(xiàn)
3.1 硬件框圖設(shè)計(jì)
硬件設(shè)計(jì)如圖3所示，設(shè)備設(shè)計(jì)有CPU處理模塊板、MOSFET模塊板、TA板（CT/PT模塊）、電源板和總線板等。
各個模塊板的功能為：
(1) CPU處理模塊板：提供系統(tǒng)總線和總控功能，處理合閘、分閘操作，測量斷路器精確的合閘和分閘時間、加密狗控制、實(shí)現(xiàn)與上位機(jī)的通訊等。
(2) MOSFET模塊板：接收CPU板的合閘、分閘命令，實(shí)現(xiàn)對外部斷路器的控制。
(3) TA板（CT/PT模塊）：測量三相TA的二次電流。
(4) 電源板/TV板：提供系統(tǒng)所需電源并測量三相TA的二次電壓。
3.2 單片機(jī)C8051F020控制模塊
單片機(jī)C8051FXXX采用流水線結(jié)構(gòu)，C8051F020速度可達(dá)25 MIPS，高的可達(dá)100 MIPS，70％的指令執(zhí)行時間只需要1個或2個系統(tǒng)時鐘周期；比標(biāo)準(zhǔn)的8051增加了中斷數(shù)量達(dá)22個中斷源；片內(nèi)有64 KＢ程序存儲器、4 KＢ XRAM并具有64 KＢ外部數(shù)據(jù)存儲器接口；外部數(shù)據(jù)總線可編程為標(biāo)準(zhǔn)8 051復(fù)用方式或非復(fù)用方式。
C8051F020數(shù)據(jù)接口包括：8個8 bit 雙向I/O，其中P0～P3口具有位控功能，并通過編程可使其具有第二功能；1個硬件SMBus(與I2C兼容)接口；1個硬件SPI接口；2個硬件UART串口；5個通用定時器，1個專用看門狗定時器。
系統(tǒng)總線采用非復(fù)用方式，P7口為數(shù)據(jù)總線，P5口為地址高8位，P6口為地址低8位，P4口的P4.7為WR，P4.6為RD，其結(jié)構(gòu)如圖4所示。
非復(fù)用方式總線I/O口配置、外設(shè)配置如下：
void Init_Device(void)
{
EMI0CF = 0x37; // 配置P7..4口為非復(fù)用總線
P0MDOUT = 0x01; // TXD1為推挽方式
XBR0 = 0x05; // 配置串口0，I2C端口
XBR2 = 0x40; //
}
地址分配：采用地址線與的方式A[15..12]
液晶屏地址：7000H～7FFFH
鍵盤模塊地址：B000H～BFFFH
TV板地址：D000H～DFFFH
TA板地址：E000H～EFFFH
3．3 存儲系統(tǒng)設(shè)計(jì)
采用帶有2線工業(yè)標(biāo)準(zhǔn)串行接口的非易失性FRAM產(chǎn)品FM24C512進(jìn)行錄波存儲和漢字存儲， FM24C512 是512 KB非易失性RAM，與工業(yè)標(biāo)準(zhǔn)24C512的 EEPROM的引腳兼容，易于開發(fā)，并以高達(dá)1 MHz的總線速度執(zhí)行讀操作和無須等待的寫入操作。
基本電路原理設(shè)計(jì)如圖5所示，由4片24C512組成存儲系統(tǒng)。其中2片用于存放漢字庫,另外2片24C512采用循環(huán)存儲的方式進(jìn)行過程錄波，可對IA、IB、IC、三個電流量進(jìn)行操作過程錄波,并保留最近2次的錄波數(shù)據(jù)。
系統(tǒng)上電后，MCU主控初始化程序開始運(yùn)行，并進(jìn)行初始化工作。初始化程序?qū)OSFET進(jìn)行檢查。MOSFET正常無誤后初始化程序取出密碼狗密鑰，送交加密芯片AT88SC0104C進(jìn)行驗(yàn)證。如果密鑰正確，則AT88SC0104C進(jìn)行對MCU主控程序動態(tài)解密。MCU開始執(zhí)行加密主控程序。主控程序按照周期進(jìn)行操作。
4 空投變壓器時的涌流抑制器應(yīng)用
4．1 涌流抑制器的控制原理
圖6為通過斷路器控制變壓器空投時使用涌流抑制器的原理框圖。涌流抑制器接收到合閘命令后，根據(jù)預(yù)先設(shè)置的三相斷路器合閘時間及通過電壓互感器二次電壓獲得的電壓相位角測量值，第一時間發(fā)出合斷路器命令。由斷路器輔助接點(diǎn)向涌流抑制器提供測量斷路器分、合閘時間的信號?？紤]到輔助接點(diǎn)與主觸頭的動作時間差，涌流抑制器專門配有測量裝置，在斷路器脫離一次回路電源時測量這一時差的功能，作為修正斷路器分、合閘時間之用。
涌流抑制器一般情況下只對斷路器實(shí)施合閘操作，人工或繼電保護(hù)可直接對斷路器進(jìn)行分閘操作。在某些情況下，例如人們希望變壓器在某個電源電壓相位角時斷電，則可通過涌流抑制器按設(shè)定的角度進(jìn)行分閘操作，操作主流程如圖7所示。
試驗(yàn)與實(shí)際使用表明，變壓器在某個相位角時電源切除，下次在此相近的相位角時合閘上電，偏磁可以抵消剩磁從而抑制勵磁涌流。需要指出的是，變壓器鐵心受到高于材料居里點(diǎn)的高溫作用后剩磁才會衰減或消失，但是現(xiàn)場通常不會出現(xiàn)這種情況，從而保證了設(shè)備使用的正常工況。
參考文獻(xiàn)
[1] 葛寶明,王祥珩,蘇鵬飛，等.電力變壓器的勵磁涌流判據(jù)及其發(fā)展方向[J].電力系統(tǒng)自動化,2003,27(32):1-5.
[2] 烏云高娃,劉滌塵,葉念國.基于變壓器勵磁涌流成因的涌流抑制策略.武漢大學(xué)學(xué)報(工學(xué)版),2008(6):83-86.
[3] 辜承林,陳喬夫,熊永前.電機(jī)學(xué)[M].武漢：華中科技大學(xué)出版社,2001.
[4] 萬凱,劉會金.計(jì)及剩磁效應(yīng)的變壓器模型[J].變壓器,2002,39(5):10-14.
[5] 陳季權(quán),王如玫.動態(tài)磁化特性模擬[J].變壓器,2001,38(5):7-9.
[6] 林莘.永磁機(jī)構(gòu)與與真空斷路器[M].北京：機(jī)械工業(yè)出版社,2003.
[7] 奧漢德利R C. 現(xiàn)代磁性材料原理和應(yīng)用[M]. 北京：化學(xué)工業(yè)出版社, 2002.