隨著消費者對智能電話需求的日益增長以及無線平板電腦的廣泛普及，當今的移動因特網需要連接越來越多的用戶，從而要求移動網絡實現(xiàn)顯著的容量增長。長期演進(4GLTE)能夠以更低的成本提供更高的頻譜效率與更大的容量。不斷演進的LTE-Advanced(LTE-A)能夠可實現(xiàn)具有更高帶寬、更強吞吐能力與更高級天線技術的異構網絡。同時，WCDMA標準也在不斷演進發(fā)展，具有更高的帶寬以及更強大的吞吐能力。毋庸置疑，市場需要推出多標準基站。其結果是，部署在基站中的片上系統(tǒng)(SoC)器件不僅需要支持LTE，還需要同時支持WCDMA及其它原有標準。作為當今無線基站部署所采用無線基站SoC的領先供應商，德州儀器(TI)在該市場領域擁有長期成功的歷史。在本白皮書中，我們將與大家分享我們10余年積累的“學習周期”體驗和我們最新開發(fā)的無線基站SoC——TMS320CTCI6616和TMS320CTCI6618。
自無線網絡誕生以來，其數(shù)據(jù)吞吐能力已實現(xiàn)快速增長。對營運商來說，最終的衡量標準是頻譜每赫茲承載的比特數(shù)，以及實現(xiàn)特定吞吐能力所需的相關成本及功耗。一直以來，在無線標準升級的每一個轉折點，TI都無一不為基站設備帶來價值與創(chuàng)新。如今，TI的基站SoC只需少量電路系統(tǒng)即可處理無線基帶第1層(L1)、第2層(L2)與傳輸功能。TI10余年的豐富經驗建立在成功的部署周期之上，主要體現(xiàn)在在以下方面積累的豐富知識：
1.TI在最新的半導體工藝技術節(jié)點上成功推出眾多器件，不僅能夠實現(xiàn)顯著的性能提升，同時還能大幅降低成本及功耗；
2.TI在DSP技術領域擁有穩(wěn)固的領先地位。毋庸置疑，無線基站需要為全球無線標準的傳輸與接收提供充分的數(shù)字信號處理能力。TI擁有強大的實力，能夠利用其行業(yè)領先的半導體工藝技術持續(xù)推出數(shù)字處理性能不斷飛速發(fā)展的未來產品。各種優(yōu)勢全面結合，即能為市場推出高性價比的解決方案；
3.TI始終致力于改進其高性能多內核SoC。雖然無線基站的大多數(shù)功能都能夠由DSP執(zhí)行，但DSP最為擅長的則是與目標加速器相結合來實現(xiàn)各種優(yōu)化目標，其中包括實現(xiàn)極高的單位頻率吞吐能力、單位功率吞吐能力以及低系統(tǒng)成本等。在將硬件加速與業(yè)界領先DSP相結合以減輕無線標準的處理方面，TI極為成功，能夠以極低的成本與低功耗實現(xiàn)前所未有的吞吐能力。
TI基站創(chuàng)新的第三個主要部分是本文的重點所在，即TI為基站SoC創(chuàng)建可配置硬件加速器的成功戰(zhàn)略。在決定將無線信號處理鏈上的哪些部分轉移到可配置硬件加速模塊中時，有若干關鍵問題需要考慮，其中包括：
1.無線信號鏈的哪些部分發(fā)生重大變化的可能性最小，而且哪些應基于成熟的標準之上？
2.在候選功能中，設備制造商能否添加其自己的知識產權(IP)，以提供高級功能與差異化？
3.無線信號鏈上的哪個部分具有最高的處理強度（如果在DSP的軟件中實施時，需要最高的DSPMIPS）？
4.分配在硬件中的哪些功能可以簡化并加快開發(fā)與測試？
5.為確保全面的多內核能力與峰值加速器性能，需要何種類型的SoC基礎局端？
要解決上述的第一個問題，需要確保無線處理標準的這些部分（無論仍處于開發(fā)中還是處于實驗階段）都將由DSP負責處理，這樣營運商或OEM廠商才能實現(xiàn)解決方案的差異化。在對各種信號鏈功能及使用模型的MIPS要求進行分析后，就可以確定哪些功能應被移入硬件加速器，從而在降低成本和加快投產進度方面獲得顯著優(yōu)勢。
除了各種基于硬件的加速器外，TI還創(chuàng)建了一種可確保實現(xiàn)高效率零復制數(shù)據(jù)流的創(chuàng)新型KeyStone架構，從而能夠在內核、加速器以及外設之間實現(xiàn)非阻塞的系統(tǒng)互連。此外，該架構還能確保協(xié)處理器得到充分利用。它還可以減少中斷及軟件上下文環(huán)境的切換次數(shù)，以最大限度地實現(xiàn)所有內核的最佳利用，從而使所有系統(tǒng)組件都能得到全面利用。
確定系統(tǒng)優(yōu)化的機會
確定新基站SoC設計方法的第一步，是考慮新一代基站的預期性能要求并理解其對SoC設計的影響。
TCI6618具備一系列針對新一代基站的用例目標參數(shù)。由于TITCI6488是目前應用于基站的領先SoC，因而其是一種非常適用于基線分析的器件。
下列各參數(shù)基于LTE系統(tǒng)中TCI6488器件的性能：
天線：2x2發(fā)送與接收
帶寬：20MHz
數(shù)據(jù)率：150Mbps下行，75Mbps上行
LTE物理層概覽
LTE物理層需要對每個物理層通道進行高強度的信號處理。主要的物理層通道如下：
下行通道：
PDSCH：物理下行共享通道
PDCCH：物理下行控制通道
采用TI多標準基站SoC實現(xiàn)性能、效率與差異化的全面提升2011年2月
上行通道：
PUSCH：物理上行共享通道
PUCCH：物理上行控制通道
PRACH：物理隨機訪問通道
對于每個數(shù)據(jù)和控制通道而言，可將物理層處理分為兩個主要的功能模塊：比特率與IQ采樣處理。
圖1顯示的PDSCH信號鏈由如下方面構成：
IQ采樣處理—處理LTE物理資源，將其映射到天線的不同層并轉換為OFDM符號以用于空中傳輸。
比特率處理—處理來自L2的傳輸模塊，通過計算循環(huán)冗余校驗(CRC)并將其附加給傳輸模塊來啟動處理進程。如果傳輸模塊大于6,144位的最大允許代碼模塊尺寸，則執(zhí)行代碼模塊分段。在進行通道編碼前，要進行新的CRC計算并將其附著于每個代碼模塊上。
圖1介紹了LTE下行鏈路中的主要功能模塊。
圖1－FDSCH信號處理鏈
PUSCH是PDSCH的反向過程，同樣含有下列IQ樣本與比特率處理：
IQ樣本處理——處理接收到的OFDM符號物理資源。這涉及通道估算與最大比率合并(MRC)/多輸入、多輸出(MIMO)均衡，以從各個天線分離用戶數(shù)據(jù)。
比特率處理——為在L2內實現(xiàn)進一步處理而進行的通道解調、解多路復用、錯誤校正與解碼。
圖2所示為PUSCH的信號處理鏈：
圖2－PUSCH信號處理鏈
分析TMS320TCI6488中的LTE物理層處理4
TCI6487/8是TI最新系列的多內核SoC，由三個C64x+TMCPU內核構成。采用這種SoC的運營商已有數(shù)百家，年出貨量數(shù)百萬片。通過分析TCI6488的LTE性能，可以深入了解如何構建新一代的高性能SoC。圖3所示為在TCI6488上采用2x2MIMO、150Mbps下行吞吐速率及75Mbps上行吞吐速率時，20MHzLTE的周期占用數(shù)及分布。
圖3－TCI6488上的LTE物理層處理
從圖上可以明顯看出，F(xiàn)FT/IFFT、PDSCH比特率處理、PUSCH比特率處理與PUCCH占用了總DSP周期中的大部分。
為進一步改進總體系統(tǒng)性能，滿足新一代LTE系統(tǒng)的要求，必須設計出具備良好均衡性且可擴展的架構，以便最大限度地發(fā)揮SoC的多內核計算性能。這就要求最大限度地提高系統(tǒng)的互連吞吐量，并將存儲器存取與數(shù)據(jù)傳輸時延降到最小。
通過對LTE要求的總處理周期進行分析，我們發(fā)現(xiàn)通過增強DSP內核的信號處理能力，不僅能夠減少處理周期的總數(shù)量，而且還能增大系統(tǒng)容量、提升性能。最新推出的C66xDSP內核通過將C64x+的乘/累加(MAC)能力銳升四倍可實現(xiàn)這一目標。此外，新內核還同時集成了定點與浮點功能，并可為矢量處理與矩陣處理提供新的指令。
如快速傅里葉變換(FFT)與快速傅里葉逆變換(IFFT)等特定函數(shù)需要在LTE信號鏈上的許多地方執(zhí)行，并且用于在時域與頻域之間進行數(shù)據(jù)轉換。FFT與離散傅立葉變換(DFT)已屬成熟算法，因此它們有可能作為硬件加速的候選以用于釋放CPU周期，這樣DSP內核就可用于執(zhí)行客戶差異化功能。
LTE的上行與下行比特率處理及其他無線技術包含眾多標準算法，適用于調制、解調、交錯、解交錯、速率匹配、解速率匹配、加擾與去擾等運算。TI新型比特率協(xié)處理器(BCP)是一種可為多種標準釋放所有比特率處理功能的加速器，它可大幅度提升系統(tǒng)容量，從而簡化軟件編程、減少系統(tǒng)時延。
這些就是可以在TCI6616及TCI6618基站SoC中實現(xiàn)創(chuàng)新與性能飛躍提升的系統(tǒng)優(yōu)化機會的示例。
TIKeyStone架構
KeyStone多內核SoC架構是業(yè)界同類架構中率先可提供基礎局端以確保所有內核都能得到充分利用的架構。KeyStone可實現(xiàn)對所有處理內核、外設、協(xié)處理器及I/O的非阻塞訪問?？蓪崿F(xiàn)這類多內核能力的部分KeyStone創(chuàng)新技術包括：多內核導航器、TeraNet、多內核共享存儲控制器(MSMC)及超鏈接。
TI多內核導航器是一種基于分組的創(chuàng)新型管理器，能夠在提取不同子系統(tǒng)間連接的同時，控制8,192個隊列。它可為實現(xiàn)通信、數(shù)據(jù)傳輸及工作管理提供統(tǒng)一接口。通過采用“一次性完成，零復制”的設計理念，多內核導航器能夠以更少的中斷及更低的軟件復雜度實現(xiàn)更高的系統(tǒng)性能。
舉例來說，多內核導航器能夠進行任務調度，且在無需外部管理的情況下即能指示下一個空閑DSP內核讀取并處理任務。這樣通過提供下列功能，即可簡化SoC軟件架構，進而提升基站的性能：
動態(tài)資源/負載共享
減輕與子系統(tǒng)間通信相關的CPU開銷/延遲
基于硬件的任務優(yōu)先級排序
動態(tài)負載平衡
針對所有IP模塊（軟件、I/O及加速器）的通用通信方法
多內核導航器能夠在無CPU干預的情況下控制數(shù)據(jù)流，可從移動數(shù)據(jù)中釋放CPU周期并將片上通信速率提升至每秒2,000萬條消息。此外，其還能夠使用更為簡單的軟件架構以縮短開發(fā)周期并提高資源利用率。
TeraNet能夠提供層級交換結構，可在SoC內為數(shù)據(jù)傳輸提供超過2Tbit的總帶寬。這樣幾乎可確保不會出現(xiàn)內核與協(xié)處理器沒有數(shù)據(jù)可處理的情況，從而使他們在任何需要的位置和時間都可以發(fā)揮其最大的處理功效。由于交換結構采用了層級架構而非扁平縱橫式結構，因此總體功耗能在空閑狀態(tài)下實現(xiàn)大幅度下降且能以最低時延實現(xiàn)高性能，從而充分滿足新一代基站的這種關鍵要求。
多內核共享存儲控制器(MSMC)是一種可增強性能的獨特架構。MSMC可以讓內核在不占用任何TeraNet帶寬的情況下直接訪問共享存儲器。MSMC可以協(xié)調內核及其他IP模塊對共享存儲器的訪問，以避免發(fā)生存儲器爭用的情況發(fā)生。DDR3外部存儲器接口(EMIF)可直接連接至MSMC，從而降低因發(fā)生外部存儲器存取而導致的時延，并為基站應用提供所需的高速訪問與支持。
超鏈接具有50Gbps的總吞吐能力，是一種互連機制，能夠以極少的協(xié)議實現(xiàn)與其它KeyStone、FPGA及ASIC器件的高速通信與連接。其可為主器件上的配套器件提供透明的存儲器映射訪問，從而不僅可大幅簡化軟件編程，同時還能為OEM廠商提供實現(xiàn)可擴展解決方案的無縫路徑。
全新DSP內核
TCI66xSoC解決方案包含性能顯著增強的全新處理內核。其是業(yè)界首款同時集成了定點和浮點功能的基站DSP內核。增強的性能可幫助OEM廠商構建極富差異化功能的軟件，從而滿足高級操作人員的要求。
TMS320C66x內核
作為TI的新一代定點及浮點DSP，新型C66x內核具備集成了8個功能單元和64個通用32位寄存器的高級VLIW架構。全新系列器件基于TI前代C64x+內核架構之上，擁有屢獲殊榮的指令集架構和眾多功能強大的特性，如每個周期能夠執(zhí)行8個指令，從而可實現(xiàn)高度的并行性能。
全新的C66xDSP內核實現(xiàn)眾多特性改進，其中包括：
原生浮點處理，可逐指令地與定點實現(xiàn)無縫協(xié)作。通過以業(yè)界領先的定點DSP速度提供原生浮點支持，實現(xiàn)了浮點處理領域的重大進步；
MAC實現(xiàn)了4倍的性能提升，每周期可提供32個16x16位MAC；
專為復雜算法、線性代數(shù)和矩陣運算而精心優(yōu)化；
全流水線雙精度浮點乘法器；
減少雙精度乘法時延。
所有這些改進都能大幅提升L1和L2的總體處理性能。4G基站解決方案具備MIMO和波束成形等算法，可充分利用多天線信號處理實現(xiàn)性能提升。這些算法通常需要矩陣逆轉技術，從本質上來說非常容易遭受與定點處理相關的量化及擴展問題的影響。這些多天線技術仍在不斷演進發(fā)展，具備可幫助客戶實現(xiàn)差異化功能的實施靈活性至關重要。將最新的C66x增強功能用于矩陣運算和浮點支持，能夠同時顯著提高系統(tǒng)的速度和準確度，從而為移動電話用戶帶來更精彩的體驗。
采用C66x內核增強MIMO接收機
我們同時在LTE和LTE-A中采用了眾多高級接收機算法。例如，在LTE-A新技術中可實現(xiàn)更先進的多用戶MIMO(MU-MIMO)預編碼方案。此外，單用戶MIMO(SU-MIMO)還可支持更高的數(shù)據(jù)速率。增強型C66x內核不僅可幫助設計團隊在上述領域實現(xiàn)差異化特性，而且最終還能幫助他們實現(xiàn)操作人員所需的高級特性。
MIMO解碼在算法上非常復雜，往往需要使用客戶IP來提升效率和性能。復雜度隨天線數(shù)量的增加而相應增加。雖然大多數(shù)專家都一致認為第二種傳輸天線至少在最近幾年都不會獲得廣泛使用，但當前的系統(tǒng)仍以2xN（2路傳輸，N路接收）配置為主。實施MIMO接收機算法的方式有很多種，其中包括較低復雜側的線性MMSE和較高復雜端的球狀解碼。在OEM廠商測試不同算法的時候，進行高效率的軟件實施使他們能夠在部署LTE系統(tǒng)的同時適配并測試不同的構想方案。這種高靈活性在基礎局端部署的最初幾年非常關鍵，直到新的網絡落實，工程師才能更好地理解問題所在。
C66x架構具備擴展指令集，可用于加速DSP內核的MIMO處理。浮點可以實現(xiàn)高效的矩陣反轉算法，從而較定點實施相比能夠實現(xiàn)更高的性能，而且與硬件加速相比能夠實現(xiàn)更高的靈活性。通過充分發(fā)揮浮點功能和4倍的MAC性能改進，C66xDSP內核中的MIMO處理量與前代DSP相比降低了5倍。
全新的加速功能
通過分析LTE和WCDMA系統(tǒng)要求，我們已確定了一些需要改進的功能，并按重要性進行如下排序：
FFT/IFFT/DFT
下行鏈路比特率處理
上行鏈路比特率處理
上行鏈路控制通道接收機
MIMO接收機
WCDMA傳輸碼片率IQ采樣處理(TAC)
WCDMA接收碼片率IQ采樣處理(RAC)
此外，4G較高的數(shù)據(jù)速率和高速3G系統(tǒng)都需要大量的改進才能完成turbo解碼功能。
TCI6616AccelerationPacs
為了更好地滿足高速發(fā)展的3G和4G市場需求，TI為TCI6616開發(fā)了眾多新的加速器。
傳輸碼片率協(xié)處理器(TAC)
TAC能為多達256個下行鏈路WCDMA用戶執(zhí)行傳輸碼片率擴展運算。該加速器可將符號率處理的數(shù)據(jù)作為輸入，然后再將芯片擴展序列輸出到基站的各個天線輸出端。
TAC能夠執(zhí)行下列運算：
符號調制
開環(huán)分集處理，其中包括空間時間傳輸分集(STTD)和時間交換傳輸分集(TSTD)
閉環(huán)處理，其中包括閉環(huán)分集、用于HSDPA的MIMO、下行鏈路功率控制、上行鏈路功率控制、隨機訪問采集指示傳輸、E-DCH相對授權和混合ARQ指示傳輸
各個通道的增益應用
支持壓縮模式
擴展和加擾
功耗測量
媒體流失調和延遲
波束成型
媒體流匯總
TCA支持所有WCDMA下行鏈路通道：
P-SCH：主同步通道
S-SCH：次同步通道
P-CPICH：主通用導頻通道
S-CPICH：次通用導頻通道
P-CCPCH：主通用控制物理通道
PICH：傳呼指示器通道
AICH：采集指示器通道
HS-SCCh：高速共享控制通道
HS-PDSCH：高速物理下行鏈路共享通道
E-AGCH：E-DCH絕對授權通道
E-RGCH：E-DCH相對授權通道
E-HICH：E-DCH混合ARQ指示器通道
MICH：MBMS指示器通道
DPCH：專用物理通道
F-DPCH：部分專用物理通道
如RNC和Node-B之間的NBAP（Node-B應用部分）協(xié)議所示，TAC可實現(xiàn)靈活的通道配置和重配置。
接收加速器協(xié)處理器(RAC)RAC能為多達256個WCDMA用戶執(zhí)行上行鏈路碼片率解擴運算。其包含基于矢量的高靈活性可配置關聯(lián)引擎，能夠支持大量的同步關聯(lián)。
RAC支持下列模式的運算：
FD：用于生成原始符號的徑解擴
FT：用于執(zhí)行EOL（過早、按時、延遲）測量的徑跟蹤
FPE：用于執(zhí)行徑干擾關聯(lián)的徑功耗估算
PM：在天線上執(zhí)行脈沖響應曲線以進行徑探測的路徑監(jiān)控器
PD：在簽名上執(zhí)行脈沖響應曲線以進行前導碼檢測
SPE：執(zhí)行寬帶媒體流功耗測算的媒體流功耗估算功能
下面是RAC支持的上行鏈路物理通道：
DPCCH：專用物理控制通道
DPDCH：專用物理數(shù)據(jù)通道
HS-DPCCH：高速專用物理控制通道
E-DPCCH：增強型專用物理控制通道
E-DPDCH：增強型專用物理數(shù)據(jù)通道
PRACH：物理隨機訪問通道
Turbo解碼器3(TCP3d)
Turbo解碼器3協(xié)處理器(TCP3d)是前代Turbo解碼器2的改進版本。TCP3d可支持WCDMA、TD-SCDMA、LTE和WiMAX，是一種在上行鏈路處理中對Turbo代碼進行解碼的可配置外設。TCP3d的輸入是系統(tǒng)位和校驗位的軟決策，而輸出既可為軟決策，也可為硬決策。為了最大限度地減少與使用該協(xié)處理器相關的開銷，TCP3d可生成Turbo交錯表，并能在除執(zhí)行解碼之外還支持基于代碼模塊的CRC計算。其結果是TCP3d的開銷比TCP2低7倍。TCP3d在TCI6616上的吞吐量在6次迭代后為389Mbps。
Turbo編碼器(TCP3e)
Turbo編碼器協(xié)處理器3(TCP3e)是用于Turbo代碼編碼的協(xié)處理器，可支持WCDMA、TD-SCDMA、LTE和WiMAX。輸入TCP3e的是信息位，輸出的則是編碼后的系統(tǒng)位和校驗位。它支持基于代碼模塊的CRC、turbo編碼和turbo交錯表生成，最大吞吐能力為643Mbps。
快速傅立葉轉換協(xié)處理器(FFTC)
快速傅立葉轉換協(xié)處理器(FFTC)可實施用于LTE和WiMAX的FFT/iFFT和DFT/iDFT。多內核導航器(MulticoreNavigator)使數(shù)據(jù)能夠直接在協(xié)處理器端進行輸入和輸出路由，并傳輸?shù)絀/O。此外，其還能執(zhí)行周期性的前綴移除和插入以及頻率轉換，從而進一步降低DSP上的處理負載。FFTC的吞吐能力為每秒12.72億個副載波。
圖4－TCI6616方框圖
全面集成——TCI6616
圖4顯示了TCI6616的方框圖。
TCI6616具有創(chuàng)新型KeyStone架構、增強型C66x內核并新增了LTE和WCDMA協(xié)處理器，能夠為無線基站應用實現(xiàn)較其他SoC高5倍的性能提升。
TCI6618AccelerationPacs
TCI6618為TCI6616增添了加速特性，可將LTE性能翻番。由于TCI6618能夠與TCI6616實現(xiàn)引腳兼容，因而OEM廠商可通過選擇系統(tǒng)適用的器件輕松靈活地進行平臺優(yōu)化。
由于LTE系統(tǒng)能夠處理比3G系統(tǒng)高得多的數(shù)據(jù)速率，因而加速測重于對比特率的處理。
比特率協(xié)處理器
比特率協(xié)處理器(BCP)是一種多標準的協(xié)處理器，其能夠大幅減輕DSP的所有比特率處理任務，從而使信號鏈的位處理部分無需占用任何DSP周期。它能夠顯著簡化了軟件設計，并能實現(xiàn)極低的系統(tǒng)時延。BCP可執(zhí)行以下功能：
調制/解調
交錯/解交錯
速率匹配/解速率匹配
•加擾/解擾
•LTE的PUCCH解碼
•Turbo和卷積編碼
•CRC連接和校驗
BCP不僅能夠針對MIMO均衡實現(xiàn)turbo干擾消除，而且還實現(xiàn)了高性能PUCCHformat2解碼。當LTE達到最大下行鏈路2.2Gbps的吞吐量、上行鏈路1.1Gbps的吞吐量時，BCP可減輕大約15GHz的DSPMIPS。對于WCDMA而言，最大下行鏈路吞吐量可達800Mbps，最大上行鏈路吞吐量達400Mbps。
圖5－BCP體系架構
在BCP內部，數(shù)據(jù)可通過一個內部交換結構從一個子模塊流入另一個子模塊。分組DMA流量管理器可通過128位的BCP導航器或直接I/O接口將流量從BCP進行輸入與輸出路由。BCP以分組為單位進行數(shù)據(jù)處理，并能同時處理不同的標準。當將任務請求發(fā)送至BCP時，該任務首先被置入BCP導航器隊列中。BCP調度程序依據(jù)任務優(yōu)先級選擇需要處理的任務。接著，由子模塊處理該任務。最后，可將BCP結果寫入緩沖器，并將描述符置入完整的隊列上有待進一步處理。因為極少需要軟件的介入，因此對DSP的周期需求顯著減少，同時LTE處理時延也會大幅降低。
我們在此將介紹另一種可簡化DSP處理需求的方法，通過諸如連續(xù)或并行干擾消除（SIC或PIC）等高級接收機技術來提升接收機的MIMO性能。這些算法需要功能強大的比特率協(xié)處理器才能高效地實現(xiàn)。解碼算法的迭代特征要求對數(shù)據(jù)進行多次解碼、處理、重新編碼和解碼，這對一般普通的系統(tǒng)而言可謂巨大的計算負擔，但對于TCI6618卻能輕松處理。
采用TI多標準基站SoC實現(xiàn)性能、效率與差異化的全面提升2011年2月。
TurboPIC/SIC的性能改進意義重大。例如，在2x2MIMO方案中，一個調制為QPSK的典型的城域信道中，turboPIC/SIC能產生超過3dB的信噪比(SNR)性能增益，從而與一般的接收機方法相比可提升高達40%的頻譜利用率。這不僅對運營商的意義重大，同時也是TCI6618與其他產品的重要差別點。
圖6顯示了Turbo干擾消除的數(shù)據(jù)流。BCP和FFTC可從反饋路徑分擔絕大多數(shù)的Turbo均衡周期。
圖6－Turbo干擾消除數(shù)據(jù)流
控制信道解碼器
作為LTE物理上行鏈路控制信道，PUCCH可承載上行鏈路的控制信息，例如調度請求、確認、重傳請求、信道狀態(tài)信息以及信道質量指示(CQI)等信息。信道信息解碼會消耗很大的處理資源。（見圖3）
PUCCHCQI通過ReedMuller(20,A)模塊代碼進行編碼。各種不同類型的算法均可對此信息進行解碼。一種非常實用的基于MRC的算法可在軟件內實施，但其性能不高。BCP針對PUCCHformat2、2a、2b實現(xiàn)了高級的聯(lián)合信道均衡和解碼算法。這與其他更為基礎性的算法相比，可實現(xiàn)更高的性能。圖7顯示了分別采用TCI6488和TCI6618的實施周期比較。在該例中，我們對帶5個資源模塊的系統(tǒng)進行了仿真，每個系統(tǒng)均有12個UE，并且使用ReedMuller(20,13)進行編碼。在具備雙天線的情況下，對于從DSP內核上的軟件到硬件加速器的傳輸處理中，BCP承擔了98%的總PUCCHformat2處理量。
與典型算法相比，使用聯(lián)合檢測算法能將信噪比(SNR)性能提高1到3分貝。這種增強的性能不僅將顯著改進鏈路預算，而且還能減少UE的干擾，并提高下行頻譜利用率，從而提高整個LTE系統(tǒng)的性能，以為移動用戶帶來更精彩的體驗。
全面集成——TCI6618
除了BCP協(xié)處理器無與倫比的性能外，TCI6618還添加了額外的FFTC和TCP3d協(xié)處理器，能夠實現(xiàn)SoC功能的完美平衡。因此，在6個迭代中，F(xiàn)FTC的總吞吐量為1,908Mbps，TCP3d的總吞吐量則為582Mbps。與TCI6616相比，TCI6618憑借均衡CPU內核和協(xié)處理器將LTE的能力提升了2倍以上。TCI6618通過2x2MIMO天線配置且利用高級接收機算法，可以支持兩個20MHz的LTE區(qū)，下行吞吐量總計可達300Mbps，而上行吞吐量總計則可達150Mbps。
圖7－TCI6618可實現(xiàn)高級PUCCH接收機
圖8顯示了TCI6618的方框圖：
圖8－TCI6618方框圖
憑借KeyStone架構、高級C66x內核以及新型BCP等高吞吐量加速器，TCI6618與此前系列的SoC器件相比，可實現(xiàn)顯著的性能提升。圖9顯示了以圖3為基礎而生成的柱狀圖，闡述了TCI6488與TCI6618兩者之間在DSP周期方面的比較結果。運行條件仍然是20MHz的LTE、2X2MIMO、150Mbps的下行吞吐量以及75Mbps的上行吞吐量。
圖9－TCI6618在LTE上的性能飛躍
我們從該圖中看到，大約有90%的TCI6488DSP處理任務被移至協(xié)處理器，從而實現(xiàn)了數(shù)量級的改進！
圖10顯示了LTE下行處理(PDSCH)的詳細結構圖，其中使用協(xié)處理器承擔了幾乎95%的處理任務。
圖10－TCI6618中的PDSCH處理
采用TI多標準基站SoC實現(xiàn)性能、效率與差異化的全面提升2011年2月
圖11顯示了LTE上行鏈路方框圖及相關的協(xié)處理，其中大約90%的處理均由硬件加速器負責。
圖11－TCI6618中的PUSCH處理
這些圖清晰地表明，BCP可顯著提高LTE的性能。由于所有比特率處理均被自動路由到BCP，因而可大大簡化軟件設計并降低時延。在這樣的數(shù)據(jù)速率（150Mbps的下行/75Mbps的上行）下運行，處理時延還不足70微秒。
BCP不僅可以為LTE實現(xiàn)上述優(yōu)勢，而且也能為WCDMA分擔比特率處理任務。與針對碼片級擴頻/解擴的RAC與TAC結合使用，可實現(xiàn)HSDPA信道幾乎完全在硬件中處理。圖12顯示了TCI6618中的HS-PDSCH信號處理鏈。
圖12－TCI6618中的HSDPAHS-PDSCH處理
TCI6618能夠支持如下方案：具備6個使用2x2MIMO的HSDPA單元，且每個單元的下行吞吐量為42Mbps。在該例中，有超過相當于9GHz的DSP處理任務被分配到專為HS-PDSCH信道設計的硬件中處理。
同樣，對于WCDMA上行信道處理，圖13顯示了HSUPAE-DPDCH處理的信號鏈與周期分布。
圖13－TCI6618中的HSUPAE-DPDCH處理
結論業(yè)界最佳的TMS320TCI6618與TMS320TCI6616SoC經過精心設計，可支持無線數(shù)據(jù)的發(fā)展變革，以及從以語音為中心到以數(shù)據(jù)為中心的處理的演變過度。新的比特率協(xié)處理器(BCP)及KeyStone架構可為無線基站提供可實現(xiàn)最高性能的SoC。集成定點與浮點功能的C66x內核能夠為市場上功能最強大的DSP提供系統(tǒng)所需的靈活性。TI借助多年來在無線基站基礎局端領域積累的廣博的專業(yè)知識和豐富的系統(tǒng)和現(xiàn)場經驗成就了卓越的設計方法，能夠實現(xiàn)業(yè)界最可靠、最高級的解決方案。在基于協(xié)處理器實現(xiàn)的加速功能和在DSP內核中實現(xiàn)的靈活處理功能之間，TMS320C6618/6架構實現(xiàn)了完美的平衡，不僅能夠為多樣化的基站市場實現(xiàn)所需的差異化功能，而且還能繼續(xù)幫助備選解決方案實現(xiàn)巨大的性能改進。