《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > AD7674和C8051 F060構成的數(shù)據采集系統(tǒng)
AD7674和C8051 F060構成的數(shù)據采集系統(tǒng)
摘要: 本文詳細介紹了高速率、高精度的18位AD7674與C8051F060之間并口通信的接口電路及其軟件設計。該嵌入式數(shù)據采集系統(tǒng)設計簡潔,在Keil 集成開發(fā)環(huán)境下采用單片機C語言編寫、調試完成。由于數(shù)據采集系統(tǒng)可應用于各種信號處理系統(tǒng)中,具有很高的推廣價值。本文采用的單片機配置靈活,傳輸速度快,接口采用并口通信,可實現(xiàn)嵌入式數(shù)據采集系統(tǒng)高速數(shù)據傳輸;同時AD7674與AD7678、AD7679等18位SAR ADC以及AD7621、AD7623等16位高速SAR ADC引腳相兼容,從而大大增強了系統(tǒng)開發(fā)的靈活性和拓展性。
Abstract:
Key words :

1 AD7674和C8051060簡介

1.1 AD7674簡介
    AD7674是一款高精度 18位逐次逼近(SAR)型ADC,具有采樣速率高、精度高、功耗低、無管道延遲的特點,其采樣速率最高可以達到800 kHz,積分非線性誤差(INL)最大為±2.5 LSB,在整個工作溫度范圍內可保證無丟碼。該器件是全差分輸入,5 V單電源供電,可接5 V或3.3 V數(shù)字電源。AD7674還具有許多其他特點,包括1個內部變換時鐘、1個內部基準緩沖器、誤差修正電路以及串行(SPI)與并行(18、16或8位總線)接口。
    AD7674采用逐次逼近結構。由于逐次逼近結構的多路技術和低功耗,使此器件比一般∑-△ A/D轉換器的性能更優(yōu)越;而且芯片內部還集成了跟蹤保持電路,逐次逼進的結構使其沒有任何通道延時,這些特征使該器件廣泛地應用于多通道系統(tǒng)中。
    器件的原理框圖如圖1所示。

    AD7674能提供3種不同轉換速率工作方式,以便對不同的具體應用優(yōu)化性能。這3種工作模式如下:
    WARP,允許采樣率高達800 kHz。然而在這種模式下只有當轉換之間的時間不超過1 ms時,才能保證其轉換的精度。如果連續(xù)兩次轉換之間的時間大于1 ms,第一次轉換的結果就會被忽略,這種模式適合于要求快速采樣率的應用。
    NORMAL,這種模式的采樣率為666 kHz,在這種模式下對采樣轉換之間的時間沒有限制,既可保證高的轉換精度又可確??焖俚牟蓸铀俾?。
    IMPULSE,一種低功耗模式,其采樣率為570 kHz。例如當器件工作在1 kHz時,僅消耗功率136μW。該器件適合于電池供電的應用。
1.2 C8051 F060簡介
    C8051F060單片機是表貼TQFP100封裝,包括1個8051內核,2個16位AD轉換器,8個8位A/D轉換器,2個12位D/A轉換器,1個SPI接口,1個I2C接口,2個UART接口,64 KB Flash及22個中斷源。只用1塊C8051F060芯片即可完成單片機8051的各種控制,多路A/D轉換和D/A轉換,I2C、SPI數(shù)據總線傳輸,RS232、RS485串口通信等功能,從而大大減少了元器件的種類,縮小了印制板的面積,節(jié)約了成本,提高了系統(tǒng)可靠性。而其交叉開關方式的配置,使I/O口應用更加靈活方便。2 AD7674與C8051F060的接口電路圖2為AD7674在高速采集系統(tǒng)中的外圍電路和接口電路。外圍電路包括電壓基準輸入的設計、模擬電壓輸入部分的設計、模擬和數(shù)字電源供電的設計及接口電路的設計。接口電路包括AD7674與C8051F060和CPLD的接口。

關鍵字:數(shù)據采集 模數(shù)轉換器 并口 C8051F060

 

3 A/D轉換
    本文中的AD7674采用NORMAL模式進行數(shù)據采樣轉換。在這種模式下對采樣轉換之間的時間沒有限制,這樣可同時保證高的轉換精度和采樣速率。
    CNVST信號控制AD7674轉換的開始,一旦轉換開始就不能放棄或重新開始,直到轉換完成。CNVST信號與CS和RD互不干擾。
    AD7674的并口總線寬度可配置為18位、16位或8位。數(shù)據既可以在每次轉換完成后讀出,也可在下一次轉換過程中讀出,讀數(shù)據時序如圖3所示。然而在轉換過程讀數(shù)據模式中,推薦在前半轉換周期讀數(shù)據,這樣可以避免數(shù)字接口和模擬轉換電路之間潛在的數(shù)據沖突。本文采用的是8位并口總線寬度,配置為 MODE0=0,MODE1=1,以便于和單片機進行數(shù)據傳輸。
    值得注意的是在讀取A/D轉換數(shù)據時,采用轉換完畢后讀取數(shù)據。要保證時序關系正確,一定要在數(shù)據轉換結束,而下一次轉換開始之前把數(shù)據讀走;假如讀取數(shù)據時數(shù)據轉換沒有結束或剛啟動下一次數(shù)據轉換,則會造成讀取數(shù)據錯誤。本文采用CPLD經由外部有源晶振進行分頻,產生轉換信號CNVST與讀信號RD相關,使得RD信號和CNVST信號同步,從而保證讀取的采集數(shù)據正確無誤。

4 軟件編程
    在軟件編制時,首先要對單片機C8051F060進行初始化和對AD7674進行配置,再啟動轉換信號進行數(shù)據轉換和讀取數(shù)據。單片機C8051F060的初始化包括對單片機的I/O端口、交叉開關和系統(tǒng)時鐘的初始化。AD7674配置包括轉換模式、總線接口數(shù)據方式和采樣數(shù)據存儲格式的配置。部分源代碼程序如下:


結 語
    本文詳細介紹了高速率、高精度的18位AD7674與C8051F060之間并口通信的接口電路及其軟件設計。該嵌入式數(shù)據采集系統(tǒng)設計簡潔,在Keil 集成開發(fā)環(huán)境下采用單片機C語言編寫、調試完成。由于數(shù)據采集系統(tǒng)可應用于各種信號處理系統(tǒng)中,具有很高的推廣價值。本文采用的單片機配置靈活,傳輸速度快,接口采用并口通信,可實現(xiàn)嵌入式數(shù)據采集系統(tǒng)高速數(shù)據傳輸;同時AD7674與AD7678、AD7679等18位SAR ADC以及AD7621、AD7623等16位高速SAR ADC引腳相兼容,從而大大增強了系統(tǒng)開發(fā)的靈活性和拓展性。

 

此內容為AET網站原創(chuàng),未經授權禁止轉載。