《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 可編程邏輯 > 新品快遞 > 萊迪思宣布首個符合PCI Express 2.0規(guī)范的低成本FPGA

萊迪思宣布首個符合PCI Express 2.0規(guī)范的低成本FPGA

2011-07-07
作者:萊迪思
關(guān)鍵詞: FPGA LatticeECP3 PCIe 2.0 IP核

 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今日宣布LatticeECP3TMFPGA系列符合PCI Express 2.0在2.5Gbps的規(guī)范。針對最近PCI – SIG研討會上涉及的1-通道和 4-通道配置,LatticeECP3 FPGA和其PCI Express(PCIe)IP核通過了符合PCI - SIGPCIe 2.0規(guī)范和互操作性的測試,確保萊迪思的解決方案與現(xiàn)有的支持系統(tǒng)的PCIe 2.0具有互操作性。實(shí)現(xiàn)這一重要行業(yè)事件使得2.5Gbps PCIe v2.0系統(tǒng)具有更高的可靠性且降低了成本和功耗,適用于通信、多媒體、服務(wù)器和移動平臺,萊迪思及其IP合作伙伴增加了更加廣泛的設(shè)計(jì)解決方案,支持被廣泛采用的串行互連標(biāo)準(zhǔn)。
     
  在PCIe 2.0規(guī)范允許工作在一個較低的速度(2.5Gbps),但環(huán)路帶寬的特點(diǎn)是不同的,比PCIe 1.1版更加嚴(yán)格。萊迪思的解決方案使不需要PCIe鏈路工作在5Gbps,但關(guān)注符合有關(guān)PCIe 2.0規(guī)范的用戶在符合PCIe 2.0規(guī)范的系統(tǒng)中使用低成本FPGA。
  
  此外,針對萊迪思的PCI Express x1和x4的IP核,萊迪思與Trellisys有限公司提供了強(qiáng)大的和具有成本效益的PCIe總線功能模型(BFM)。同時有一些針對PCI Express的第三方驗(yàn)證的核可用,這些通常是針對ASIC /定制邏輯,在FPGA開發(fā)過程中,驗(yàn)證IP的成本往往使人望而卻步。Trellisys的PCIe BFM集中在事務(wù)層,因?yàn)橥ǔT谀抢飳?shí)現(xiàn)用戶的應(yīng)用邏輯。這種方法假定物理和數(shù)據(jù)鏈路層完全壓縮在萊迪思的PCIe IP核中,已經(jīng)由萊迪思驗(yàn)證。
    
  “Trellisys的PCI Express BFM使驗(yàn)證投入符合FPGA開發(fā)流程,同時仍然保持有效的驗(yàn)證概念,” Trellisys的總監(jiān)Charles Gardiner說道。 “與PCI Express 1.1相比,由于PCI Express 2.0有更嚴(yán)格的測試要求,對PCI Express2.0規(guī)范的成功測試為與其他符合PCI Express2.0規(guī)范的器件一起工作提供了更穩(wěn)定的運(yùn)作。”
  
  Trellisys的PCIe BFM支持Verilog和VHDL,并已在Aldec公司的Active- HDL及Riviera - PRO仿真器上進(jìn)行了驗(yàn)證。提供預(yù)編譯的代碼,為用戶提供了基于先進(jìn)驗(yàn)證套件的強(qiáng)大的程序庫。設(shè)計(jì)人員可以立即用Lattice Diamond® 1.2或更高版本的設(shè)計(jì)工具套件中的IPexpress™工具,開始評估和設(shè)計(jì)采用LatticeECP3萊迪思的符合PCI Express 2.0規(guī)范的系統(tǒng)。該IPexpress工具提供了PCIe核,參考設(shè)計(jì)和所有的腳本,BFM和模擬模型需要精簡集成至用戶設(shè)計(jì)。
  
  “我們與Trellisys的關(guān)系增強(qiáng)了我們自己的技能,并重申我們的一貫致力于LatticeECP3 PCI Express IP產(chǎn)品組合的承諾,”萊迪思器件和解決方案的市場總監(jiān)Shakeel Peera說道。 “這種合作提供了驗(yàn)證的IP,使用戶減少設(shè)計(jì)的復(fù)雜性,針對他們的PCI Express設(shè)計(jì)縮短了產(chǎn)品的上市時間。”
  
關(guān)于萊迪思IP套件
  萊迪思IP套件是可互操作的LatticeCORE™IP核系列,針對萊迪思器件結(jié)構(gòu)進(jìn)行了優(yōu)化,能夠用于各種特定技術(shù)的應(yīng)用。Lattice Diamond設(shè)計(jì)環(huán)境中的IPexpress工具使用戶能夠無縫地訪問萊迪思IP服務(wù)器的最新的IP核,并對它們進(jìn)行配置。所有萊迪思IP核可以在購買前進(jìn)行全面評估:在免費(fèi)的評估模式,用戶可完全配置IP核,將它集成到他們的設(shè)計(jì),執(zhí)行全面驗(yàn)證,甚至可以在有限的時間內(nèi)在硬件上運(yùn)行。購買年度的節(jié)點(diǎn)鎖定IP套件許可證能夠允許IP核成員無限制地在硬件上運(yùn)行。節(jié)點(diǎn)鎖定許可證可用于多種設(shè)計(jì)或項(xiàng)目,時間可超過一年。如需了解有關(guān)如何萊迪思IP套件可為設(shè)計(jì)項(xiàng)目帶來價值的信息,請?jiān)L問:www.latticesemi.com/IPSuites。 
    
價格和供貨
  作為單獨(dú)的促銷活動的一部分,萊迪思的PCI Express IP套件目前售價為99美元。在限定的促銷期后,該IP套件的售價將是995美元。該IP套件可立即通過在www.latticesemi.com/sales列出的授權(quán)的萊迪思經(jīng)銷商訂購。
  
關(guān)于Lattice ECP3 FPGA系列
  LatticeECP3 FPGA系列是當(dāng)今市場中最低功耗、具有SERDES功能的FPGA。該系列的5款FPGA器件提供兼容多種標(biāo)準(zhǔn)的多協(xié)議3.2G SERDES、DDR1/2/3存儲器接口和高性能、可級聯(lián)的DSP slice,是RF、基帶和圖像信號處理的理想選擇。LatticeECP3 FPGA還具有最快的LVDS I/O,切換速率高達(dá)1Gbps,以及多達(dá)6.8 Mbit的嵌入式存儲器。邏輯密度從17K LUT到149K LUT,帶有多達(dá)586個用戶I/O。LatticeECP3 FPGA系列是大批量、成本和功耗敏感的攝像和顯示、有線和無線基礎(chǔ)設(shè)施應(yīng)用部署的十分理想的選擇。
 

本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話:010-82306118;郵箱:aet@chinaaet.com。