??? 萊迪思半導體公司（納斯達克股票代碼 ：LSCC）2009年2月23日宣布推出ispLEVER? FPGA設計工具套件7.2版Service Pack 1。該版本支持同在今天宣布的新的LatticeECP3?FPGA器件系列，還包括最新發(fā)布的可用于所有操作系統(tǒng)的Synopsys的先進的Synplify?FPGA綜合工具，以及可用于Windows操作系統(tǒng)的Aldec的Active-HDL?萊迪思版仿真器。?

??? “此次發(fā)布擴展了ispLEVER7.2設計工具套件以支持新的LatticeECP3 FPGA系列，并采用先進的布局和布線算法提升了性能，包括減少運行大設計的時間和加入了改善時鐘的流程， ”萊迪思軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick說道， “ispLEVER工具的許多其它業(yè)界領先的功能也支持LatticeECP3系列，如快速和精確的功耗計算器、基于分組和引腳的輸出同時開關(guān)（SSO ）噪聲分析器，還有針對開放源代碼的LatticeMico32軟微處理器的LatticeMico32系統(tǒng)設計工具。 ”?

?

??? ispLEVER 7.2 Service Pack 1支持LatticeECP3 FPGA系列

??? ispLEVER 7.2 Service Pack 1全面支持LatticeECP3 FPGA系列的使用和驗證。針對LatticeECP3系列的低功耗應用，設計人員可以有信心地使用功耗計算器——這個在FPGA業(yè)界領先的功耗估計和計算工具——進行規(guī)劃設計。功耗計算器不僅能估量典型的功耗，而且還能根據(jù)實際的器件估量最壞情況下的功耗。對于不同溫度、電壓和激活因子等環(huán)境條件，功耗計算器都能夠非?？焖俚刂匦掠嬎愎模凹僭O”分析幾乎是毫不費力的。SSO分析器能夠幫助用戶了解他們規(guī)劃的引腳布局是否有足夠的能可靠運作的噪聲容限。對不同環(huán)境條件下的“假設”分析，如由于電路板布局而增加的噪聲，用SSO分析器就可以估算出結(jié)果而無需制作電路板，從而可以避免重新制作電路板的昂貴費用。其他ispLEVER的工具，如基于Lattice Reveal RTL的硬件調(diào)試器和用于實現(xiàn)開放源代碼LatticeMico32軟微處理器的LatticeMico32系統(tǒng)，現(xiàn)在也支持LatticeECP3系列。關(guān)于新的和擴展功能的更全面的信息可以查詢ispLEVER 7.2 Service Pack 1，請訪問http://www.latticesemi.com/products/designsoftware/isplever/isplever/whatsnewinisplever.cfm?source=sidebar

?

??? 關(guān)于ispLEVER設計工具套件

??? 針對最新的萊迪思FPGA產(chǎn)品，ispLEVER設計工具套件擁有全方位的設計環(huán)境。針對所有的設計任務，它提供了一套完整的功能強大的工具，包括項目管理、IP集成、設計規(guī)劃、布局布線、在系統(tǒng)邏輯分析等?？捎糜赪indows、UNIX或Linux平臺的ispLEVER工具套件以CD - ROM和DVD的形式提供。其中還包括支持所有操作系統(tǒng)的Synopsys的先進的Synplify Pro綜合工具，以及用于Windows操作系統(tǒng)的Active-HDL?萊迪思版本仿真工具。?

?

??? 價格與供貨情況

??? 當前設計工具在有效期內(nèi)的用戶不需要任何費用即可獲取用于Windows 、Linux和UNIX的ispLEVER 7.2 Service Pack 1工具套件。Windows版的全套ispLEVER設計工具套件起售價為1295美元。?

?

??? 關(guān)于萊迪思半導體公司

??? 萊迪思半導體公司提供創(chuàng)新的 FPGA、PLD和 混合信號 可編程邏輯解決方案。要了解更詳細的信息，請訪問www.latticesemi.com。