??? 摘? 要: 從硬件和軟件設(shè)計(jì)兩個(gè)方面介紹保證PCI總線的高速連續(xù)采集系統(tǒng)的數(shù)據(jù)完整性、可靠性的實(shí)用關(guān)鍵技術(shù)及具體實(shí)施方法、應(yīng)用案例,列出了大量實(shí)用的設(shè)計(jì)技術(shù)及應(yīng)用程序。該設(shè)計(jì)先進(jìn)、可靠,在實(shí)踐中得到了應(yīng)用。?

??? 關(guān)鍵詞: 高速數(shù)據(jù)采集? 可靠性和完整性? 關(guān)鍵技術(shù)? 設(shè)計(jì)?

?

??? 在許多測(cè)量與控制領(lǐng)域,如電力諧波測(cè)試、聲光信號(hào)處理、現(xiàn)代雷達(dá)系統(tǒng)等均要求在線進(jìn)行小波數(shù)字信號(hào)分析與處理,其中最為關(guān)鍵的是如何利用香農(nóng)(Shannon)采樣理論將外部信號(hào)毫無失真地采集并轉(zhuǎn)化為計(jì)算機(jī)所用的數(shù)字信號(hào)。目前較為流行的方法是提高A/D的轉(zhuǎn)換速率和計(jì)算機(jī)的處理速度。同時(shí),提高數(shù)據(jù)的傳輸速率也是較為關(guān)鍵的。本文以高速模數(shù)轉(zhuǎn)換芯片AD1674為基礎(chǔ),采用PCI總線協(xié)議,從硬件和軟件設(shè)計(jì)入手探討提高整個(gè)數(shù)據(jù)采集系統(tǒng)的最大采樣頻率和高可靠性的方法,其中有些方法得到了實(shí)踐證實(shí)。?

??? 一般而言,觸發(fā)A/D轉(zhuǎn)換有軟件觸發(fā)、定時(shí)器同步觸發(fā)及外部觸發(fā)三種方式。而數(shù)據(jù)的傳輸方式有軟件查詢、中斷方式、DMA方式及FIFO方式。四種數(shù)據(jù)傳輸?shù)乃俾时容^如下(以A/D轉(zhuǎn)換基頻10MHz為例):?

??? 軟件查詢????????? ? 10～20kS/s(每秒10k次,與所用計(jì)算機(jī)的主頻有關(guān))?

??? 中斷方式????????? ? 10～30kS/s?

??? DMA方式????????? ?? 200kS/s?

??? FIFO方式(w/repeat input string)???? 330kS/s?

??? 在一般控制系統(tǒng)中,采用軟件觸發(fā)A/D、軟件查詢和中斷數(shù)據(jù)傳輸方式就能滿足測(cè)控要求。但在要求高速連續(xù)數(shù)據(jù)采集的情況下,顯然不能滿足系統(tǒng)要求。在筆者設(shè)計(jì)的智能化高速連續(xù)數(shù)據(jù)采集系統(tǒng)中,采用了定時(shí)器同步觸發(fā)A/D與FIFO(帶重復(fù)字符輸入方式)數(shù)據(jù)傳輸方式相結(jié)合的方法大大提高了系統(tǒng)的采樣頻率和數(shù)據(jù)的可靠性,改善了在Windows環(huán)境下數(shù)據(jù)傳輸?shù)男阅堋?

1 高速連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)的幾項(xiàng)關(guān)鍵技術(shù)?

1.1 定時(shí)觸發(fā)脈沖源的設(shè)計(jì)?

??? 由于系統(tǒng)要求高可靠性、高采樣頻率以及連續(xù)采樣,利用Intel 8254定時(shí)計(jì)數(shù)功能來觸發(fā)A/D轉(zhuǎn)換,嚴(yán)格控制時(shí)序以及數(shù)據(jù)采樣間隔,合理利用Intel 8254的三個(gè)定時(shí)計(jì)數(shù)器。定時(shí)計(jì)數(shù)器0作備用,用作A/D的外部觸發(fā)源,定時(shí)器1和2配合使用。其中定時(shí)器1的輸入和定時(shí)時(shí)鐘基頻(40MHz)相聯(lián),其輸出作為定時(shí)器2的輸入,定時(shí)器2的輸出作為A/D轉(zhuǎn)換的定時(shí)脈沖觸發(fā)源。?

??? 定時(shí)器1和2均采用方式2工作。定時(shí)計(jì)數(shù)器1和2的計(jì)數(shù)值CounterT1和CounterT2,必須滿足如下關(guān)系式: CounterT1×CounterT2=時(shí)鐘基頻/SampleSpeed(系統(tǒng)的采樣頻率)。?

??? 其初始化程序如下(編程平臺(tái)為Visual C++6.0):?

??? ucValue = 0xb4；???????? //定時(shí)器2,方式2,ucValue為定時(shí)器2的初始化值?

??? _outp(BaseAdr+33, ucValue)；? //BaseAdr為板卡的基地址?

??? _outp(BaseAdr+32, CounterT2 & 0xff)；?

??? _outp(BaseAdr+32, (CounterT2 >> 8) & 0xff)；?

??? ucValue=(ucValue & ～0xc0)| 0x40； //定時(shí)器1,方式2?

??? _outp(BaseAdr+33, ucValue)；?

??? _outp(BaseAdr+31, CounterT1 & 0xff)；?? ?

??? _outp(BaseAdr+31, (CounterT1 >> 8) & 0xff)；?

1.2 雙端口RAM技術(shù)?

??? 系統(tǒng)要求不間斷連續(xù)采樣。為了克服常規(guī)的固定I/O端口讀寫方式容易造成丟失數(shù)據(jù)且數(shù)據(jù)傳輸速率低的缺陷,系統(tǒng)采用雙端口RAM技術(shù)。利用計(jì)算機(jī)內(nèi)存直接映象技術(shù),對(duì)內(nèi)存物理地址直接讀寫,克服了數(shù)據(jù)傳輸?shù)钠款i效應(yīng),滿足了系統(tǒng)的實(shí)時(shí)性。在雙端口RAM設(shè)計(jì)過程中,按照工業(yè)控制標(biāo)準(zhǔn)實(shí)行全地址譯碼,以確保全地址空間的每一個(gè)存儲(chǔ)單元的地址在總線上唯一。?

??? 雙端口RAM采用英國(guó)ARCT公司的雙端口RAM HK12S25(8K×8bits),采樣數(shù)據(jù)與PC接口采用FIFO存儲(chǔ)器(先入先出存儲(chǔ)器)作為緩沖,系統(tǒng)具有FIFO全滿(FULL)、半滿(HALF)標(biāo)志。HALF標(biāo)志用于決定PC機(jī)什么時(shí)間開始讀取轉(zhuǎn)換結(jié)果,當(dāng)PC監(jiān)測(cè)到HALF信號(hào)有效,表明在FIFO中至少有4K個(gè)數(shù)據(jù)可以為PC讀取。同時(shí)FIFO至少提供4000個(gè)空間作為讀數(shù)時(shí)A/D數(shù)據(jù)存放的緩沖區(qū)。由于PC采用RAM映射方式從FIFO讀數(shù),通常速度為1.2M～2M字/秒,PC機(jī)有充足的時(shí)間來進(jìn)行實(shí)時(shí)數(shù)據(jù)處理等操作。?

??? 寄存器的定義(BaseAdr+20):?

??? D7? D6? D5? D4? D3? D2? D1? D0?

????????????? FULL? HALF???? 中斷標(biāo)志??? ?

??? 輸入模擬通道轉(zhuǎn)換控制采用LUT(RAM查找表)驅(qū)動(dòng)模式,LUT的容量為256單元,即輸入通道轉(zhuǎn)換有256種模式。同時(shí),LUT專門提供一條額外的控制線輸出到外部,可以為用戶提供可編程狀態(tài)標(biāo)志、同步采樣保持器控制等功能。同時(shí)應(yīng)特別注意LUT驅(qū)動(dòng)通道轉(zhuǎn)換的功能,它可以提供非線性通道控制模式——不同的通道具有不同的采樣速度。?

??? 利用_fmemmove(data1,data2,Samplen)將數(shù)據(jù)映射到高端內(nèi)存,其中:data1為數(shù)據(jù)目的指針,指向一個(gè)內(nèi)存中足夠大的空間;data2 可以用FP_SEG、P_OFF來賦值;SampLen為傳輸字節(jié)長(zhǎng)度。為了進(jìn)一步提高訪問高端內(nèi)存地址的速度,也可在VC++中嵌入?yún)R編語(yǔ)言_asm movX1,X2。不過,假如采用面向?qū)ο蟮腣C++編程,采用_fmemmove足以滿足系統(tǒng)的采樣要求。?

1.3 多線程的數(shù)據(jù)采集軟件設(shè)計(jì)?

??? 在要求高速、高可靠性和連續(xù)采樣的情況下,一方面要求系統(tǒng)不間斷地進(jìn)行數(shù)據(jù)采集,同時(shí)還要進(jìn)行數(shù)據(jù)的在線實(shí)時(shí)處理,否則將會(huì)造成數(shù)據(jù)的丟失或不連續(xù)。在軟件設(shè)計(jì)中,引入了Windows線程的多任務(wù)處理技術(shù)(multitasking)。一個(gè)線程是程序的一條執(zhí)行路徑。MFC(Microsoft Foundation Class)明確區(qū)分了兩種線程:用戶界面線程(UI)是一個(gè)消息泵,用于處理用戶界面的任務(wù);工作者線程(Worker Thread)完成用戶自己定義的任務(wù),可以充分利用工作者線程來完成數(shù)據(jù)的采集、傳輸以及處理,以保證數(shù)據(jù)的實(shí)時(shí)性、完整性和連續(xù)性。?

??? 在使用多線程時(shí),如何防止兩個(gè)線程同時(shí)訪問同一個(gè)數(shù)據(jù)集(SRAM中的4K個(gè)數(shù)據(jù)可以看作是一個(gè)數(shù)據(jù)集),以及當(dāng)HALF FLAG標(biāo)志已出現(xiàn),一個(gè)線程正在往SRAM中寫數(shù)據(jù)時(shí),另一個(gè)線程要讀取SRAM的數(shù)據(jù),該如何處理,是保證數(shù)據(jù)完整性和連續(xù)性的關(guān)鍵。有四種使線程編程更安全的線程同步對(duì)象,保證多個(gè)線程能在一起適當(dāng)?shù)貐f(xié)調(diào)工作:Critical Section(臨界區(qū))、Mutexe(互斥)、Semaphore(信號(hào)量)以及Event(事件)。其中Critical Section是保證在某一個(gè)時(shí)刻只有一個(gè)線程能訪問SRAM的簡(jiǎn)易方法,通過對(duì)鄰界區(qū)對(duì)象的Locking(加鎖)和Unlocking(解鎖)來使得任何線程都可以調(diào)用訪問SRAM中的數(shù)據(jù)集,同時(shí)每個(gè)線程都必須禮貌地等待他們?cè)L問受保護(hù)的SRAM中數(shù)據(jù)的機(jī)會(huì);Mutexe與Critical Section很相似,只是使用起來稍復(fù)雜一點(diǎn);Semaphore與前兩者也很相似,但Semaphore允許多個(gè)線程同時(shí)訪問同一資源。這與前兩者在同一時(shí)刻只允許一個(gè)線程訪問一個(gè)資源的限制不同。在創(chuàng)建Semaphore時(shí),需要指出允許同時(shí)訪問同一資源的最大線程數(shù)目。在本系統(tǒng)中,主要有數(shù)據(jù)采集、標(biāo)志位辨別、數(shù)據(jù)傳輸、信號(hào)處理等線程,使用Semaphore方法已足以滿足要求。但是在設(shè)計(jì)線程時(shí),要合理規(guī)劃多個(gè)線程對(duì)同一資源的使用順序,這可以通過設(shè)定每個(gè)線程的優(yōu)先級(jí)別來實(shí)現(xiàn)。在本系統(tǒng)中數(shù)據(jù)采集具有最高的優(yōu)先級(jí),其次為數(shù)據(jù)傳輸。線程優(yōu)先級(jí)常量設(shè)定如下:?

THREAD_PRIORITY_ABOVE_NORMAL?? 設(shè)定一個(gè)比普通級(jí)高一級(jí)的優(yōu)先級(jí)?

THREAD_PRIORITY_BELOW_NORMAL?? 設(shè)定一個(gè)比普通級(jí)低一級(jí)的優(yōu)先級(jí)?

THREAD_PRIORITY_HIGHEST????????設(shè)定一個(gè)比普通級(jí)高二級(jí)的優(yōu)先級(jí)?

THREAD_PRIORITY_LOWEST?????????設(shè)定一個(gè)比普通級(jí)低二級(jí)的優(yōu)先級(jí)?

THREAD_PRIORITY_NORMAL?????????設(shè)定為正常優(yōu)先級(jí)?

應(yīng)用程序?yàn)??

UNIT THREADSAMPLE(LPVOID param)?

{?? Csemaphore? Semaphore(2,6)；?

??? someResource.UseResource()；?

??? ::MessageBox(HWND) param；?

??? _outp(BaseAdr+2,0x34)；? //選擇Pacer觸發(fā)A/D?

??? _outp(BaseAdr+4,0x01)；? //啟動(dòng)Pacer ……}?

UNIT THREADTRANSDATA(LPVOID param)?

{?? float data1,data2；?

??? ?

??? someResource.UseResource()；?

??? ::MessageBox(HWND) param；?

??? _fmemmove(data1,data2,Samplen)； ……}?

1.4 高速數(shù)據(jù)鎖存技術(shù)?

??? 在高速連續(xù)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)時(shí),高速數(shù)據(jù)的鎖存一直是個(gè)難點(diǎn)。A/D轉(zhuǎn)換的速率越快,數(shù)據(jù)鎖存的難度越大。為確保數(shù)據(jù)的完整性,采用將數(shù)據(jù)輸出端口的數(shù)據(jù)分成四路輸出,為了補(bǔ)償數(shù)據(jù)的傳輸延時(shí)以及SRAM的建立時(shí)間,在進(jìn)行四分頻時(shí)要推遲1～2個(gè)時(shí)鐘,數(shù)據(jù)進(jìn)入SRAM后,便可以將數(shù)據(jù)分組打包傳輸給計(jì)算機(jī)進(jìn)行處理。?

1.5 板卡的抗干擾措施?

??? 在高速連續(xù)數(shù)據(jù)采樣系統(tǒng)設(shè)計(jì)時(shí),應(yīng)避免各個(gè)信號(hào)之間的共模干擾以及信號(hào)的完整性。在本PCB設(shè)計(jì)時(shí),采用了六層板設(shè)計(jì)技術(shù),分別為布線和元件層、模擬地和±12V電源層、數(shù)字地以及ECL的VCC信號(hào)層、模擬+5V和數(shù)字+5V和+3.3V層、模擬-5V和數(shù)字-5V和+2.5V層、布線和元件層,并且使用了大面積的電源和地層可以使各信號(hào)線與地或電源平面之間形成一個(gè)緊偶合以達(dá)到減少信號(hào)線之間的共模干擾。模擬信號(hào)與數(shù)字信號(hào)相互隔離,并單獨(dú)供電。這些措施的采用,有效地抑制了信號(hào)間的共模干擾。?

2 實(shí)際應(yīng)用?

??? 筆者設(shè)計(jì)的基于PCI總線協(xié)議的板卡已應(yīng)用于某國(guó)防項(xiàng)目,由于篇幅的原因,省略硬件結(jié)構(gòu)圖,程序框圖如圖1所示。為了加快數(shù)據(jù)的讀寫速度,采用了16Bits寄存器,在讀取A/D轉(zhuǎn)換結(jié)果時(shí)可一次讀入16Bits數(shù)據(jù)。16Bits數(shù)據(jù)格式如下:?

?

?

?

??? 部分關(guān)鍵源代碼如下:

??? #include ″CtrsysDoc.h″? #include ″afx.h″? #include ″afxmt.h″? //VC++頭文件?

??? _outp(BaseAdr+4,0x01)；??? //enable pacer to trig A/D?convert ?

??? while ( (_inp( BaseAdr+20 ) & 0x08 ) == 0 ) ；?

??? _outp(BaseAdr+7,0x20)；?????????? ?

??? for(i=0； i < FSIZE/2； i++)?

??? {?

??? ?? wData = _inpw(BaseAdr)；???? ??? //得到FIF0數(shù)據(jù)?

??? ?? *fData++=(wData>>4)*9.98/0xfff； //轉(zhuǎn)化為實(shí)際的浮點(diǎn)數(shù)?

???? ? *ICH++=wData & 0x000f； ????? //得到自動(dòng)掃描的通道數(shù)?

??? }?

??? 隨著計(jì)算機(jī)工業(yè)控制技術(shù)的發(fā)展,具有高可靠性的高速且連續(xù)數(shù)據(jù)采集系統(tǒng)或板卡是一種發(fā)展趨勢(shì)。本文探討了基于PCI總線的高速數(shù)據(jù)采集卡設(shè)計(jì)的一些方法,具有一定的參考價(jià)值,經(jīng)實(shí)踐證實(shí)實(shí)用可靠。其中還有許多相關(guān)技術(shù)有待于研究和開發(fā),特別是DSP技術(shù)的發(fā)展,會(huì)更加促進(jìn)這一技術(shù)的完善和發(fā)展。?

參考文獻(xiàn)?

1 于海生.計(jì)算機(jī)控制技術(shù),北京:清華大學(xué)出版社,1999.7?

2 齊文.用VC++實(shí)現(xiàn)工控設(shè)備多線程控制程序.電子技術(shù)應(yīng)用,2001；27(3)?

3 龐麗萍.操作系統(tǒng)原理.武漢:武漢華中理工大學(xué)出版社,1996.6