摘 要：介紹了PSD813F1芯片的性能特點及內部結構，結合數(shù)據(jù)采集設備進解了PSD813F1與80C196KC組成的測量系統(tǒng)的實現(xiàn)方法。
關鍵詞： PSD單片機可編程外圍芯片 微控制器 JTAG 數(shù)據(jù)采集
由WSI公司研制的新一代可編程微控制器系統(tǒng)外圍器件PSD813F1芯片，具備完整的在系統(tǒng)可編程(In System Programmable)特性。其在系統(tǒng)可編程不僅僅是對程序存儲器而言，而是指整個芯片內的所有功能塊的配置，而且可對器件的邏輯和功能進行隨時組態(tài)或重組。該芯片采用模塊化設計技術，可集成一個單片機應用系統(tǒng)所需的多個外圍模塊，如將FLASH MEM、EEPROM、SRAM、PLD等集成到單一硅片上，為簡化微控制器應用系統(tǒng)的設計、縮短產品的開發(fā)周期、提高系統(tǒng)的可靠性、降低系統(tǒng)的成本、縮小產品尺寸、增強系統(tǒng)保密性提供了一條捷徑。
1 PSD813F1芯片的性能特點
PSD813F1的內部結構如圖1所示。
PSD813F1內部集成了可分區(qū)段保護的128K字節(jié)FLASH MEM(閃速存儲器)和32K字節(jié)EEPROM，以及掉電時通過切換到備用電源以保持數(shù)據(jù)的2K字節(jié)SRAM。每一個存儲器塊可以被用戶通過配置定位在不同地址空間。FLASH MEM分成8個大小相同的塊，EEPROM分成4個大小相同的塊，以上各塊均可被設定成程序空間或數(shù)據(jù)空間；2K字節(jié)的SRAM存儲器可完成數(shù)據(jù)緩存的功能。
PSD813F1具有可與微控制器相匹配的總線接口邏輯，片內還集成了優(yōu)化的“宏單元”邏輯結構，包括24個輸入宏單元和16個輸出宏單元。這些宏單元，既可作為內部PLD陣列的一個組合邏輯輸入信號，又可用來完成寄存輸出，以完成一定的時序要求。其中輸入宏單元可將來自引腳的輸入信號經鎖存、寄存后或直接傳至內部PLD陣列的輸入總線。而輸出宏單元既可作為一個內部節(jié)點反饋至PLD的輸入總線，也可直接通過引腳輸出。
芯片包括4個可編程I/O端口，共27個允許獨立配置的端口引腳，端口A、B和C為8位，端口D為3位，端口可設置為MCU I/O、PLD I/O、外設I/O、地址輸入輸出、數(shù)據(jù)端口等不同的配置，而且其中的16個I/O引腳可以設定為CMOS電平或漏極開路工作方式。這些端口的工作方式由數(shù)據(jù)輸入、數(shù)據(jù)輸出、方向、控制、驅動選擇等寄存器決定，這些寄存器位于以CSIOP為基地址的256字節(jié)空間里，CSIOP基地址由配置軟件決定，不同寄存器具有唯一的相對于CSIOP基地址的偏移地址，對寄存器的操作可在程序中完成。
PSD813F1的譯碼邏輯由內部FLASH PLD(包括FDPLD和FGPLD)實現(xiàn)，具體結構由與陣列組成。FDPLD為內部功能部件提供地址譯碼，例如內部的FLASH MEM、EEPROM、SRAM、寄存器，以及I/O端口的選擇。FGPLD用于實現(xiàn)系統(tǒng)邏輯，如狀態(tài)機功能塊和組合邏輯的實現(xiàn)。
PSD813F1的加密技術為系統(tǒng)的加密提供了便捷的實現(xiàn)方法，當PSD配置寄存器中的保密位被置位時，不允許在器件編程器或通過JTAG端口讀器件，當使用JTAG端口時，只有全芯片擦除命令允許，其他命令被阻斷。
2 JTAG編程
PSD813F1為真正的現(xiàn)場可編程器件，包括芯片的PSD配置、PLD陣列、EEPROM和FLASH MEM均能在系統(tǒng)中編程。
基于PSD技術的硬件設計方法是采用硬件描述語言來設計復雜的數(shù)字邏輯系統(tǒng)，生成符合PSD芯片要求、在電路上可行的數(shù)字邏輯，通過WSI公司提供的PSDSOFT軟件包，可生成編程器所需的目標文件(包括程序及系統(tǒng)配置文件)，經JTAG接口可下載到芯片中。
端口C是可復用的端口，可配置成JTAG編程端口，在現(xiàn)場對空白器件進行在系統(tǒng)編程或對已編程器件進行重新編程，而無需使用微控制器。另外，也可以通過微控制器執(zhí)行來自EEPROM的編程算法，F(xiàn)LASH MEM也可在系統(tǒng)內被編程。通過執(zhí)行來自FLASH MEM的算法，EEPROM也可用同樣的方法進行編程。PLD邏輯或其他PSD813F1配置同樣也可通過JTAG口或器件編程器編程。
PSD813F1遵守IEEE1149.1 JTAG(Joint Test Action Group聯(lián)合測試行動小組)技術規(guī)范的基本內容，支持JTAT接口的ISC(In System Configurition在系統(tǒng)配置)規(guī)范，允許PSD813F1與其他工作于邊界掃描方式的器件一起存在于JTAG鏈中，但不支持該技術規(guī)范內定義的邊界掃描功能。
標準JTAG采用4個基本信號：TCK，TMS，TDI，TDO。其中，TCK為同步時鐘，TMS為JTAG方式選擇，TDI、TDO分別為串行數(shù)據(jù)輸入和串行數(shù)據(jù)輸出。WSI公司的JTAG接口除以上4個基本信號外，還附加提供了用于增強功能的TSTAT和/TERR信號，其中TSTAT代表正在進行的當前動作的瞬時狀態(tài)，/TERR指示對字節(jié)或扇區(qū)的編程/擦除是否超時。此外的附加信號為：/JEN提供低電平有效的使能輸入信號，以便使PSD813F1的JTAG功能在端口C引腳上有效；
/RST復位目標系統(tǒng)，/TRST復位目標板上的JTAG，CNTL是由用戶定義的信號。
3 PSD813F1在數(shù)據(jù)采集系統(tǒng)中的應用
PSD813F1可與8位或16位MCU構成一應用系統(tǒng)，本文在此介紹了采用PSD813F1與80C196KC[2]構成的現(xiàn)場數(shù)據(jù)采集電路。
3.1 硬件結構
系統(tǒng)硬件結構如圖2所示，核心器件為80C196KC和PSD813F1，圖中簡化了復位等電路。
80C196KC為INTEL公司16位單片機。該單片機具有16位多路復用的地址/數(shù)據(jù)總線，工作于12MHz的時鐘頻率，系統(tǒng)主體程序采用C96語言設計，程序空間大小占用32K，系統(tǒng)設計要求采用非易失性存儲器進行數(shù)據(jù)存儲，另外需外擴SRAM用于數(shù)據(jù)緩存。程序存儲、數(shù)據(jù)存儲和數(shù)據(jù)緩存分別由PSD813F1的FLASH MEM、EEPROM和SRAM完成。
A/D轉換采用80C196KC自身的10位8路逐次比較型A/D，鍵盤/顯示接口芯片采用8279，與PC機通信采用MAXIM公司的MAX232用于RS－232通信，由MAX874經精密調整后給80C196KC提供4.096V電壓。8279的片選和地址譯碼由PSD813F1的FGPLD完成。
3.2 軟件設計
3.2.1 PSD813F1配置文件設計
該電路在PSDSOFT(WSI公司提供的下載軟件)中的配置為：
·多路復用工作方式
·ALE高電平有效
·讀/寫控制選擇RD/WR
PSD813F1以ABEL語言為硬件描述語言，在本電路中的設計方法為：
(1)內部譯碼實現(xiàn)：
fs0＝!a15*!a14*!a13*!a12; /*fs為設計中FLASH MEM的保留名fs0地址空間為0000h～0fffh*/
fs1＝!a15*!a14*!a13*a12; /*fs1地址空間為1000h－－＞1fffh*/
fs2＝!a15*!a14*a13*!a12; /*fs2地址空間為2000h－－＞2fffh*/
fs3＝!a15*!a14*a13*a12; /*fs3地址空間為3000h－－＞3fffh*/
ees0＝!a15*a14*!a13*a12; /*ees為EEPROM的保留名，ees0地址空間為4000h－－＞4fffh*/
ees1＝!a15*a14*a13*!a12; /*ees1地址空間為5000h－－＞5fffh*/
ees2＝!a15*a14*a13*!a12; /*ees2地址空間為6000h－－＞6fffh*/
ees3＝!a15*a14*a13*a12;/*ees3地址空間為7000h－－＞7fffh*/
rs0＝a15*!a14*!a13*!a12*!a11*!a10; /*rs為SRAM的保留名，地址空間為8000－83fffh*/
csiop＝a15*!a14*!a13*a12;/*csiop基地址為9000h*/
(2) 外部譯碼的實現(xiàn)：
將PB的最低位端口設計為片選信號的設計方法為
cs1 pin7; /*PB的0端口*/
cs1＝!(a15 *a14*/a13*a12); /*8279的地址空間為d000h－－＞dfffh*/
3.2.2 程序設計
程序設計語言為C96，其實現(xiàn)如下：
對SRAM的操作為：
static const unsigned char *pointer_sram＝0x8000; /*設置SRAM數(shù)據(jù)單元的基址指針*/
pointer_sram＝0xaa; /*將數(shù)據(jù)寫入基址單元*/
pointer_sram[1]＝0xbb; /*將數(shù)據(jù)寫入下一地址單元*/
……
對EEPROM的操作為：
static const unsigned char *pointer_ee＝0x4000;/*設置EEPROM空間的基址指針*/
pointer_ee＝0xaa;
…… /*延時等待，對EEPROM的單元寫入數(shù)據(jù)時必須增添一定的時間延時*/
pointer_ee[i]＝0xbb； /*i為地址增量，即相對于基地址的偏移量*/
……
端口A、B的地址及各控制寄存器的地址由CSIOP的基地址加偏移地址來決定，本設計中PA.0用于為8279的A0提供地址信號。如不采用PSD813F1，則需在80C196KC和8279之間接74373用于地址鎖存輸出，采用PSD813F1則只需配置端口A的PA.0工作于地址鎖存工作方式，配置由A口的控制寄存器(占據(jù)一字節(jié)空間)決定，實現(xiàn)方法如下：
static const unsigned char *csiop＝0x9000;
csiop[2]＝0xfe; /*端口A的控制寄存器相對于CSIOP基地址的偏移地址為02H；此時PA.0在控制寄存器中的相應位為0，因此PA.0工作于地址鎖存輸出方式，其他高7位相應位為1，因此工作于MCU I/O方式*/
對8279的初始化操作為：
static const unsigned char *pointer_8279＝0xd000h;/*基址為數(shù)據(jù)口地址*/
pointer_8279[1]＝0xd1;/*對命令端口寫入清除命令*/
do{}
while((pointer_8279[1]‖0x7f＝＝0x7f);/*等待清除完成*/
pointer 8279[1]＝0x2a; /*送程序時鐘分頻常數(shù)*/pointer_8279[1]＝0x08; /*寫鍵盤/顯示器工作方式命令*/
pointer_8279[1]＝0x90; /*寫顯示RAM命令*/
pointer_8279＝0x10;/*向數(shù)據(jù)口送入顯示數(shù)據(jù)0x10*/
總之，本文通過設計該數(shù)據(jù)采集系統(tǒng)，表明PSD813F1芯片集FLASH MEM、EERPOM、SRAM、PLD等于一體，可代替電路設計中的程序存儲、數(shù)據(jù)存儲、數(shù)據(jù)緩存和譯碼等芯片，從而可使單片機系統(tǒng)大大簡化，一個實用系統(tǒng)可簡化為“兩片”系統(tǒng)，而其JTAG技術更是為該芯片的使用增添了便捷的設計和使用手段。
參考文獻
1 PSD8XXF系列數(shù)據(jù)手冊及應用筆記.武漢：武漢力源1998
2 孫涵芳.INTEL 16位單片機.北京：北京航空航天大學出版社