《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 自偏置低噪放的設(shè)計(jì)與改進(jìn)
自偏置低噪放的設(shè)計(jì)與改進(jìn)
來(lái)源:電子技術(shù)應(yīng)用2011年第2期
梁俊杰, 薛紅喜
電子科技大學(xué) 電子工程學(xué)院, 四川 成都611731
摘要: 分析了貼片電容的非理想特性在C波段及以上頻率的自偏置電路旁路應(yīng)用中對(duì)低噪放設(shè)計(jì)的不利影響。分析表明,貼片電容用做自偏置旁路時(shí)將嚴(yán)重惡化電路的穩(wěn)定性和噪聲指標(biāo)。提出了對(duì)自偏置電路的改進(jìn)方法及工藝實(shí)現(xiàn),從而避免了電容對(duì)指標(biāo)的負(fù)面影響。為了驗(yàn)證改進(jìn)電路的優(yōu)勢(shì),采用改進(jìn)的自偏置電路設(shè)計(jì)了6 GHz~9 GHz低噪放,實(shí)驗(yàn)結(jié)果很好地驗(yàn)證了其分析。
中圖分類號(hào): TN722.3
文獻(xiàn)標(biāo)識(shí)碼: A
文章編號(hào): 0258-7998(2011)02-0113-03
The design and improvement of self-bias LNA
Liang Junjie, Xue Hongxi
School of Electronic Engineering, UESTC, Chengdu 611731, China
Abstract: This paper analyzes the non-ideal characteristics of surface mount capacitors which have disadvantages to LNA design as a bypass of self-bias at the C-band or above. The analysis shows that: stability and noise figure specifications will be damaged when it is used for bypass in self-bias. This paper improves the self-bias circuit and avoids the impact of non-ideal capacitor. Improved self-bias LNA have been implemented, and the test results validate the analysis.
Key words : LNA, self-bias; coupling capacitor; bypass capacitor; C-band


    隨著無(wú)線通信技術(shù)和射頻電路技術(shù)的發(fā)展,人們對(duì)大容量無(wú)線通信系統(tǒng)的需求越來(lái)越大,對(duì)射頻和通信電路的性能要求也越來(lái)越高。低噪聲放大器作為無(wú)線通信系統(tǒng)接收電路的第一級(jí),其噪聲系數(shù)、增益和線性度都非常直接地影響著系統(tǒng)的整體性能[1,2]。尤其是噪聲系數(shù),系統(tǒng)的噪聲主要由低噪聲放大器決定,因此越來(lái)越高的接收機(jī)靈敏度要求低噪放的噪聲越來(lái)越小[3,4]。
    常用的超低噪聲管大多為場(chǎng)效應(yīng)管,通常需要正負(fù)雙電源供電。柵源間的負(fù)壓對(duì)工作點(diǎn)的選取影響很大,為了保護(hù)晶體管不燒毀,還需另外加保護(hù)電路。所以很多時(shí)候都采用單電源供電的自偏置電路。
    但在C波段及以上頻率,貼片電容并不是理想電容,其等效模型是引線電阻和引線電感與電容的串聯(lián)模型,因而用它來(lái)做自偏置的旁路時(shí)并不是理想的交流接地[5,6]。
    本文分析了貼片電容用在自偏置旁路時(shí)所帶來(lái)的穩(wěn)定性和性能的惡化。為了避免上述影響,對(duì)自偏置電路進(jìn)行了改進(jìn),并將改進(jìn)的自偏置電路的6 GHz~9 GHz低噪放作為驗(yàn)證,實(shí)驗(yàn)數(shù)據(jù)與分析結(jié)果取得了良好的吻合。
1 自偏置電路的設(shè)計(jì)與改進(jìn)
1.1 自偏置電路原理

    圖1所示為一種場(chǎng)效應(yīng)管的自偏置電路,其電路結(jié)構(gòu)較為簡(jiǎn)單。FET管的柵極通過(guò)一個(gè)大電感直流到地。
    漏電流ID流過(guò)RS時(shí)產(chǎn)生一個(gè)小的電壓VS,于是晶體管的柵源間就存在了一個(gè)負(fù)壓。源極的旁路電容CS則使交流到地。



    根據(jù)手冊(cè)給出的I_V曲線,可以知道柵源電壓和漏源電壓、電流,從而確定偏置電阻阻值。源極旁路電容的選擇對(duì)電路的交流性能有著很大的影響。理論上,旁路的電容應(yīng)該越大越好,但是電容越大往往等效串聯(lián)電阻也大,對(duì)噪聲的惡化也很大。
1.2 電容模型
    電容模型中等效串聯(lián)電阻(ESR)是設(shè)計(jì)射頻電路時(shí)不可忽略的重要因素之一。ESR的來(lái)源是介質(zhì)損耗、電極和終端金屬材料的損耗。在幾赫茲到幾千赫茲的低頻下,ESR主要來(lái)自于介質(zhì)損耗;在射頻下,ESR則主要來(lái)自電極和終端的金屬損耗。由于金屬的趨膚效應(yīng),這種損耗在射頻下變得很嚴(yán)重,并以與頻率平方根成正比的方式增長(zhǎng)。
    貼片電容由于封裝產(chǎn)生了寄生電感和電阻,其等效模型如圖2所示。

    源極的旁路電容一般比較大,因此其寄生串聯(lián)電感和等效串聯(lián)電阻也比較大。在貼片電容做源極旁路電容時(shí),其寄生參數(shù)(電感、ESR)在交流通路上,產(chǎn)生了反饋,從而惡化噪聲和增益指標(biāo)。
    利用射頻仿真軟件對(duì)自偏置供電的晶體管FHX13LG進(jìn)行噪聲參數(shù)的仿真掃描。采用100 pF電容作為源極旁路,貼片電容的寄生效應(yīng)使得最小噪聲在高頻段產(chǎn)生了明顯的惡化,如圖3所示。其中,實(shí)線為理想電容接地效果,虛線為100 pF貼片電容模型接地的效果。

1.3 自偏置電路的改進(jìn)
    為了避免反饋的引入,需要采用寄生參數(shù)更小的電容。相對(duì)于貼片電容而言,高頻單層芯片電容的寄生參數(shù)要小很多,自諧振頻率和應(yīng)用頻率也高得多,所以在此選用ATC公司的100 pF單層芯片電容。但芯片電容的焊點(diǎn)分布于電容頂部和底部。與貼片電容相比,焊接裝配很難下手。通常的思路是用幾根18 μm的金絲連接,但在C波段及以上頻率,金絲引入了額外的電感量,并不是理想的電容接地。因此源極管腳和地之間的垂直關(guān)系非常適合內(nèi)埋式的裝配連接方式。
    在本文的自偏置改進(jìn)結(jié)構(gòu)中采用內(nèi)埋工藝實(shí)現(xiàn)了較為良好的射頻接地效果。為了避免射頻電流流過(guò)兩個(gè)源極節(jié)點(diǎn)時(shí)產(chǎn)生不對(duì)稱,本文在兩個(gè)源極管腳的下方均挖出了一個(gè)略寬于管腳的方形凹槽,分別埋入兩顆單層電容。焊接時(shí),首先要用導(dǎo)電膠將單層電容底部粘在腔體上,保證良好接地,并在120°高溫環(huán)境下烘干;然后把管腳與電容頂部粘在一起,仍然需要高溫烘干。最后在最上層粘好偏置電阻并高溫烘干。完成上述工作后,芯片電容恰當(dāng)?shù)貙ET管源極管腳連接到腔體上,以實(shí)現(xiàn)良好的射頻接地。并且源極管腳和其他管腳、微帶電路都在同一平面內(nèi),整個(gè)工藝實(shí)現(xiàn)過(guò)程如圖4所示。

2 低噪聲放大器的設(shè)計(jì)
    為了驗(yàn)證對(duì)自偏置電路的改進(jìn),本文設(shè)計(jì)了6 GHz~9 GHz的一個(gè)單級(jí)低噪聲放大器,以較低的噪聲系數(shù)為設(shè)計(jì)目標(biāo),采用普通自偏置和改進(jìn)的自偏置電路進(jìn)行比較。在此,選用富士通公司的FHX13LG超低噪聲的HEMT管來(lái)搭建電路。該HEMT管的偏置點(diǎn)為:漏源電壓2 V,漏電流10 mA。根據(jù)其提供的I_V曲線,柵源電壓為-0.4 V時(shí),漏電流大約10 mA。因此,RS選擇43Ω電阻,并聯(lián)一個(gè)大電容。RD選為260Ω電阻。
 
    計(jì)算表明,K因子并不在全頻段都大于1,因此在漏極加電線路上串聯(lián)一個(gè)小電阻作為穩(wěn)定措施。
    根據(jù)管子的噪聲參數(shù),設(shè)計(jì)合理的噪聲匹配電路。本設(shè)計(jì)采用了T型微帶線匹配電路,兼顧了帶寬和復(fù)雜度。利用ADS的優(yōu)化功能,得到了較為滿意的噪聲、增益指標(biāo)。仿真結(jié)果如圖5所示。

    從仿真結(jié)果可以看出,低噪聲放大器電路在絕對(duì)穩(wěn)定的情況下,噪聲系數(shù)小于0.73 dB,增益為12 dB左右,輸出駐波小于2,達(dá)到了設(shè)計(jì)要求。
    為了驗(yàn)證改進(jìn)效果,將其中的理想電容替換為100 pF貼片電容。本設(shè)計(jì)使用ATC公司提供的電容模型,并選用0603封裝。優(yōu)化后的仿真結(jié)果如圖6所示。
    從圖6看到,電容模型的加入使得仿真結(jié)果顯示出了增益和噪聲惡化。這是由于電容、ESR和等效電感在晶體管的源極引入了反饋,不僅使增益降低,更嚴(yán)重惡化了噪聲指標(biāo)。這也就意味著通過(guò)貼片電容做旁路的自偏置方案在射頻的高頻段是不可取的。
3 實(shí)驗(yàn)結(jié)果
    為了驗(yàn)證改進(jìn)的自偏置電路效果,本文設(shè)計(jì)了采用改進(jìn)自偏置下的低噪放版圖。在Rogers5880介質(zhì)板上制作了電路實(shí)物,并加工了屏蔽盒。將改進(jìn)的自偏置低噪放基片裝到腔體中后,漏極緩慢加電,并調(diào)節(jié)管子的靜態(tài)工作點(diǎn),使其工作在漏源電壓2 V,漏電流10 mA附近。通過(guò)修改輸出端的匹配微帶線,優(yōu)化增益和輸出駐波。改進(jìn)的低噪放電路和測(cè)試曲線如圖7所示。

圖7 實(shí)物及測(cè)試曲線圖

     從圖7可以看到,噪聲指標(biāo)與仿真結(jié)果具有相似的曲線,在6 GHz~9 GHz頻段內(nèi)均小于1.2。為了更好地驗(yàn)證改進(jìn)自偏置的結(jié)構(gòu)優(yōu)勢(shì),非改進(jìn)自偏置的低噪放也投版制作出來(lái),二者的噪聲測(cè)試曲線如圖8所示。虛線表示未改進(jìn)的自偏置低噪放電路的噪聲指標(biāo),由于使用了寄生參數(shù)較大的貼片電容,噪聲指標(biāo)很差;而改用單層電容并采用內(nèi)埋工藝裝配的改進(jìn)自偏置低噪放使噪聲系數(shù)平均下降了0.4 dB左右。

    自諧振頻率和等效串聯(lián)電阻的影響使得貼片電容的微波特性在C波段以上頻率變得不理想。在放大器自偏置電路的旁路作用中引入不可忽略的反饋,從而對(duì)增益和噪聲都產(chǎn)生較大惡化。本文分析了電容不理想性給自偏置的射頻低噪放設(shè)計(jì)帶來(lái)的不利影響,并提出了改進(jìn)方案,理論和實(shí)測(cè)數(shù)據(jù)都驗(yàn)證了改進(jìn)方案的可行性。
參考文獻(xiàn)
[1] 王昆,魏建讓,傅君眉. 基于PHEMT管的L波段LNA設(shè)計(jì)和實(shí)現(xiàn)[J]. 電子設(shè)計(jì)應(yīng)用, 2003(10):36-38.
[2] 謝濤, 周以國(guó), 郭俊棟. X波段寬帶低噪聲放大器設(shè)計(jì)[J].中國(guó)科學(xué)院研究生院學(xué)報(bào),2008,25(3),408-412.
[3] 魏源, 王志功, 李芹. S波段雷達(dá)接收機(jī)前端低噪聲放大器[J].電子工程師,2008,34(2):35-38.
[4] 簡(jiǎn)六平, 劉興, 李文成. 無(wú)線應(yīng)用中的低噪聲放大器設(shè)計(jì)與分析[J].信息技術(shù),2008,32(8):74-76.
[5] 張海拓, 郭俊棟, 周以國(guó). C波段低噪聲放大器的設(shè)計(jì)[J].電子測(cè)量技術(shù), 2007,30(11):74-76.
[6] 陸偉. Ku波段LNA仿真優(yōu)化設(shè)計(jì)[J].通信與廣播電視, 2007(3):5-11.

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。