《電子技術(shù)應(yīng)用》
您所在的位置:首頁 > 模擬設(shè)計 > 設(shè)計應(yīng)用 > 基于Multibus總線的隔離AD/DA模塊設(shè)計
基于Multibus總線的隔離AD/DA模塊設(shè)計
董春雷 孫玉玉 黃宇輝 中國船舶重工集團
摘要: 摘要:AD/DA模塊通過Multibus總線與主機通訊,通過AD接口采集數(shù)據(jù),經(jīng)過控制軟件處理,輸出模擬量驅(qū)動執(zhí)行機構(gòu)。本文簡要介紹了AD/DA模塊的設(shè)計原理和實現(xiàn)方法,并對一些關(guān)鍵技術(shù)進行介紹。關(guān)鍵詞:AD/DA模塊;
Abstract:
Key words :

0 引言

    在軍事控制領(lǐng)域,為了實現(xiàn)數(shù)據(jù)采集和伺服控制功能,經(jīng)常會使用到AD/DA模塊。
    AD/DA模塊通過Multibus總線與主機通訊,通過AD接口采集數(shù)據(jù),經(jīng)過控制軟件處理,輸出模擬量驅(qū)動執(zhí)行機構(gòu)。從而實現(xiàn)一個閉環(huán)的控制。另外通過對控制軟件的修改,此模塊還可以單獨實現(xiàn)AD或者DA功能。
    本設(shè)計中AD/DA模塊具備以下功能:
    (1)提供32路16位A/D,輸入信號范圍4~20mA;
    (2)提供2路16位D/A,輸出信號范圍4~20mA;
    (3)精度:板內(nèi)A/D-D/A自閉閉測度,誤差不大于0.025%;信號源經(jīng)過30m電纜傳送AD/DA模塊,最大誤差≤2‰;
    (4)AD/DA轉(zhuǎn)換芯片分別選用BB公司的ADS7821、DAC715;
    (5)接口控制部分使用ALTERA公司的EPF10K20R1240芯片來實現(xiàn)。

1 設(shè)計原理
    如圖1硬件功能框圖所示,本模塊采用ALTERA公司EPF10K20R1240高性能FPGA芯片與Multibus總線連接。

a.JPG
    4~20mA的模擬電流量串上250Ω的精密電阻,轉(zhuǎn)換成1~5V的電壓量。電壓量經(jīng)過多路選擇器MAX306進入由LF156搭成的高阻、低漂放大器。然后進入隔離運放ISO120P,對信號進行隔離。隔離后的電壓信號經(jīng)過調(diào)整后送/入ADS7821進行A/D轉(zhuǎn)換。
    數(shù)字量經(jīng)過D/A轉(zhuǎn)換芯片DAC715轉(zhuǎn)換后,得到模擬量。模擬量經(jīng)過隔離運放ISO120P進行隔離。隔離后的電壓經(jīng)過電壓電流變換器XTR110得到4~20mA的電流調(diào)整后輸出。
    對于A/D、D/A的譯碼控制信號,總線收發(fā)器、應(yīng)答信號等由一個高性能的EPLD芯片完成。CPLD內(nèi)部主要實現(xiàn)組合邏輯功能,將輸入的控制信號譯碼,然后輸出給AD、DA等功能芯片使用。另外兩個DC/DC模塊,分別對隔離前后的運放等器件提供電源。

2 買現(xiàn)方法
2.1 主要元器件選擇
    在本設(shè)計中采用成熟技術(shù),選用常用、可靠的控制芯片,結(jié)合一些常用的外圍電路和專用電路實現(xiàn)全部的功能。由于對精度要求特別高,因此,在選用器件時,應(yīng)特別注意。
    選擇ALTERA公司EPF10K20R1240作為接口芯片,利用功能芯片實現(xiàn)硬件邏輯。
    A/D和D/A的精度主要由轉(zhuǎn)換芯片的位數(shù)決定。實際使用精度,即相當(dāng)于12位的轉(zhuǎn)換精度(0.025%)。16位轉(zhuǎn)換芯片的精度可達0.0015 3%。考慮轉(zhuǎn)換芯片本身及其它器件的誤差,選用16位精度的A/D轉(zhuǎn)換芯片ADS7821和D/A轉(zhuǎn)換芯片DAC715。ADS7821是帶采樣保持的高精度A/D芯片。其輸入范圍為O~5V,單一+5V供電,轉(zhuǎn)換完成時間為10 μs。最大線性誤差±4LSB,即其精度可達0.0061%。DAC715是0~10V輸出范圍的高精度D/A芯片。±15V供電,轉(zhuǎn)換完成時間為10μs。最大線性誤差±2LSB,即精度可達0.0031%。
    在對于其它器件的選擇上,同樣考慮了其精度問題,選用誤差非常小或?qū)扔绊懛浅P〉钠骷8綦x運放選用高精度隔離運放IOS120 P,它的非線性誤差≤0.010%。電壓電流變換器XTR110的最大非線性誤差為0.005%。同樣,DC/DC電源也選用紋波非常小的模塊。
    這樣系統(tǒng)的A/D輸入的理論誤差為A/D轉(zhuǎn)換誤差加隔離誤差:0.0061%+0.010%=0.0161%,滿足用戶要求的0.025%。D/A輸出的理論誤差為D/A轉(zhuǎn)換誤差加隔離誤差加電壓電流轉(zhuǎn)換誤差:0.0031%+0.010+0.005%=0.0181%,同樣滿足使用要求。
2.2 電源設(shè)計
    系統(tǒng)電源包括+5V、+15V、-15V、+24V。
    模塊所需的核心電壓為+5V,電壓電流變換器XTR110所需的+24V由系統(tǒng)的電源模塊提供。隔離器件的隔離+5V電壓,由DC/DC隔離電源模塊UWR-5/1600-D5A提供。
   AD、DA芯片需要提供+15V、-15V兩種電源。則由DC/DC隔離電源模塊UWR-15/275-D5A提供。選用DC/DC隔離電源模塊的特點是效率高、升降壓靈活且穩(wěn)定性高。
2.3 電壓電流變換設(shè)計
    根據(jù)實際需求,需要把DA轉(zhuǎn)換后的模塊電壓量,變換成所需的電流量。因此隔離后的電壓量經(jīng)過電壓電流變換器XTR110得到4~20mA的電流量輸出。如圖2所示:

b.JPG
2.4 抗干擾性設(shè)計
    信號經(jīng)過30m傳輸后串入的干擾很可能比較大。輸入的采樣信號為低頻信號,為了減小干擾信號對轉(zhuǎn)換精度的影響,除了對輸入的信號進行隔離外,在多路開關(guān)進行通道選擇前加一級RC低頻濾波以提高抗干擾性。同時將RC低頻濾波電路放在通道選擇前,這樣整個通道的建立到轉(zhuǎn)換完成時間也會大大減少。

3 CPLD設(shè)計
    CPLD片內(nèi)邏輯實現(xiàn)描述框圖見圖3。在CPLD內(nèi)部主要實現(xiàn)了3個主要的功能:與Multibus總線的邏輯接口的實現(xiàn);內(nèi)部的寄存器的實現(xiàn);控制邏輯的實現(xiàn)。

c.JPG

4 軟件設(shè)計
    本模塊在主機的控制下完成模擬輸入的數(shù)據(jù)采集和控制模擬輸出信號。其工作流程為:主機發(fā)出命令字選擇通道,并啟動A/D轉(zhuǎn)換。主機讀取命令字,判斷轉(zhuǎn)換是否完成。若轉(zhuǎn)換完成則讀取結(jié)果。否則重讀命令字。流程如圖4所示。

d.JPG

5 結(jié)束語
    本設(shè)計充分體現(xiàn)了隔離AD/DA的工作特點,整個設(shè)計結(jié)構(gòu)緊湊、性能穩(wěn)定、抗干擾能力強,實現(xiàn)了系統(tǒng)功能,同時對系統(tǒng)的穩(wěn)定性和可靠性給予了足夠的關(guān)注。經(jīng)長時間考核,本系統(tǒng)運行穩(wěn)定可靠。
 

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。