內(nèi)容簡(jiǎn)介：目前集成電路的模擬電路在SoC（System on Chip）驗(yàn)證期間大多采用行為級(jí)模型（behavior model）的形式進(jìn)行基本的連接性的驗(yàn)證。但隨著當(dāng)今世界在集成電路方面的電路的復(fù)雜度越來越高，規(guī)模越來越大，SoC或者M(jìn)CU集成的模擬模塊也越來越多，越來越復(fù)雜，數(shù)模驗(yàn)證的復(fù)雜度劇增?；谏鲜鰡栴}，致力于開發(fā)一種基于SoC的數(shù)?；旌向?yàn)證DMS（Digital Mixed-Signal models）的平臺(tái)實(shí)現(xiàn)方法，以解決芯片級(jí)數(shù)模交互的功能、時(shí)序、低功耗功能、低功耗指標(biāo)等只能等到回片測(cè)試才能檢驗(yàn)的正確性，提升驗(yàn)證的完備性等。