《電子技術(shù)應(yīng)用》
您所在的位置：首頁 > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 基于級(jí)聯(lián)型二階廣義積分器的單相鎖相環(huán)設(shè)計(jì)
基于級(jí)聯(lián)型二階廣義積分器的單相鎖相環(huán)設(shè)計(jì)
電子技術(shù)應(yīng)用
俞聰1，夏銀水1，2，石守東1，2，劉秉澍2，李紅全2
1.寧波大學(xué) 信息科學(xué)與工程學(xué)院；2.樂歌人體工學(xué)科技股份有限公司
摘要： 由于當(dāng)前電網(wǎng)中不可避免地存在著各種直流偏置和高次諧波，而傳統(tǒng)的基于二階廣義積分器結(jié)構(gòu)（Second-order Generalized Integrator，SOGI）的單相鎖相環(huán)（Phase-Locked Loop，PLL）存在對(duì)直流偏置敏感及對(duì)高次諧波的濾除能力不足等問題，針對(duì)該問題提出了一種級(jí)聯(lián)型二階廣義積分器結(jié)構(gòu)。該結(jié)構(gòu)由三個(gè)SOGI模塊級(jí)聯(lián)構(gòu)成，通過前兩級(jí)SOGI模塊分別濾除高次諧波和直流分量，再經(jīng)過第三級(jí)SOGI模塊輸出一對(duì)正交分量。通過MATLAB/Simulink建模仿真及實(shí)驗(yàn)平臺(tái)驗(yàn)證，結(jié)果顯示文中所提出的級(jí)聯(lián)型SOGI-PLL具有不錯(cuò)的抗直流偏置干擾能力及諧波抑制效果，對(duì)單相系統(tǒng)并網(wǎng)的實(shí)現(xiàn)具有良好的借鑒意義。
中圖分類號(hào)：TN76；TM46 文獻(xiàn)標(biāo)志碼：A DOI: 10.16157/j.issn.0258-7998.245427
中文引用格式： 俞聰，夏銀水，石守東，等. 基于級(jí)聯(lián)型二階廣義積分器的單相鎖相環(huán)設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2025，51(1)：113-117.
英文引用格式： Yu Cong，Xia Yinshui，Shi Shoudong，et al. Design of single-phase phase-locked loop based on cascaded second-order generalized integrator[J]. Application of Electronic Technique，2025，51(1)：113-117.
Design of single-phase phase-locked loop based on cascaded second-order generalized integrator
Yu Cong1，Xia Yinshui1，2，Shi Shoudong1，2，Liu Bingshu2，Li Hongquan2
1.Faculty of Electrical Engineering and Computer Science， Ningbo University； 2.Loctek Ergonomic Technology Corp
Abstract： Due to the inevitable existence of various DC bias and higher harmonics in the current power grid, the traditional phase-locked loop (PLL) based on Second-order Generalized Integrator (SOGI) is sensitive to DC bias and has insufficient filtering ability for higher harmonics. To solve this problem, a cascaded second-order generalized integrator structure is proposed, which consists of three cascaded SOGI modules. The first two SOGI modules filter out the higher harmonic and DC components respectively, and then output a pair of orthogonal components through the third SOGI module. Through MATLAB/Simulink modeling simulation and experimental platform verification, the results show that the cascaded SOGI-PLL proposed in this paper has good anti-DC bias interference ability and harmonic suppression effect, which has a good reference significance for the realization of single-phase system.
Key words : cascaded second-order generalized integrator；phase-locked loop；DC bias；harmonic suppression；grid connected control

引言

隨著“碳達(dá)峰”和“碳中和”兩個(gè)戰(zhàn)略目標(biāo)的提出，可再生能源在我國得到了前所未有的高速發(fā)展。光伏發(fā)電產(chǎn)業(yè)、風(fēng)力發(fā)電產(chǎn)業(yè)也得到了大力發(fā)展，而將以太陽能、風(fēng)能作為能量來源的發(fā)電裝置并入電網(wǎng)，這是對(duì)電網(wǎng)同步技術(shù)提出了更高的要求[1-5]。作為系統(tǒng)并網(wǎng)的關(guān)鍵技術(shù)，鎖相環(huán)技術(shù)可以實(shí)時(shí)檢測(cè)電網(wǎng)電壓的頻率、相位、幅值等重要信息[6-9]。但是面對(duì)日益復(fù)雜的電網(wǎng)環(huán)境，鎖相環(huán)應(yīng)在前文所提到的功能基礎(chǔ)之上，有著更強(qiáng)的抗干擾性及更高的精度[10]。

在單相并網(wǎng)系統(tǒng)中，借鑒三相SRF-PLL（Synchronous Reference Frame Phase-locked Loop，SRF-PLL）原理，虛擬正交信號(hào)通常利用正交信號(hào)發(fā)生器（Quadrature Signal Generation，QSG）來生成[11-13]。作為一種較為廣泛使用的單相電網(wǎng)同步方法，SOGI-PLL中的SOGI模塊具有數(shù)字實(shí)現(xiàn)簡單的特點(diǎn)，同時(shí)SOGI也具有一定程度的濾波特性，在生成一對(duì)正交信號(hào)時(shí)也能將其中的諧波分量進(jìn)行抑制[14]。除了有以上優(yōu)點(diǎn)，SOGI-PLL也是有明顯缺點(diǎn)的，其對(duì)電網(wǎng)電壓中的直流偏置電壓分量十分敏感，而且如果網(wǎng)側(cè)畸變嚴(yán)重，那么其鎖相精度也會(huì)受影響。為解決以上問題，國內(nèi)外學(xué)者也提出了不少改進(jìn)型的SOGI結(jié)構(gòu)：文獻(xiàn)[15]中在前級(jí)SOGI中增加積分支路，以抑制直流偏移，但是由于引入?yún)?shù)p，使得正交信號(hào)發(fā)生器參數(shù)設(shè)計(jì)的復(fù)雜程度增大；文獻(xiàn)[16]中在SOGI結(jié)構(gòu)上加入了低通濾波器以消除直流分量和高次諧波，但是低通濾波器的加入會(huì)造成系統(tǒng)延時(shí)。

為解決上述問題，本文提出一種級(jí)聯(lián)型SOGI結(jié)構(gòu)，該結(jié)構(gòu)采用三個(gè)SOGI模塊級(jí)聯(lián)的形式，且不會(huì)引入新的參數(shù)從而增加設(shè)計(jì)復(fù)雜度，易于實(shí)現(xiàn)。仿真結(jié)果與實(shí)驗(yàn)結(jié)果均顯示該結(jié)構(gòu)可有效地抑制直流分量與高次諧波，并快速實(shí)現(xiàn)電網(wǎng)信號(hào)同步。


本文詳細(xì)內(nèi)容請(qǐng)下載：

http://ihrv.cn/resource/share/2000006291


作者信息：

俞聰1，夏銀水1，2，石守東1，2，劉秉澍2，李紅全2

（1.寧波大學(xué) 信息科學(xué)與工程學(xué)院，浙江 寧波 315000；

2.樂歌人體工學(xué)科技股份有限公司，浙江 寧波 315000）


Magazine.Subscription.jpg

此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。