基于VHDL的數(shù)字系統(tǒng)層次化設(shè)計方法
所屬分類：參考設(shè)計
上傳者：aet
文檔大?。?span>369 K
標簽： CPLD
所需積分：0分積分不夠怎么辦？
文檔介紹：通過對數(shù)字頻率計系統(tǒng)的設(shè)計，介紹了基于VHDL語言的數(shù)字系統(tǒng)層次化設(shè)計方法。首先將數(shù)字系統(tǒng)按功能劃分為不同的模塊，各模塊電路的設(shè)計通過VHDL語言編程實現(xiàn)，然后建立頂層電路原理圖。使用MAX+PLUS II開發(fā)軟件完成設(shè)計輸入、編譯、邏輯綜合和功能仿真，最后在CPLD上實現(xiàn)數(shù)字系統(tǒng)的設(shè)計。結(jié)果表明，使用這種設(shè)計方法可以大大地簡化硬件電路的結(jié)構(gòu)，具有可靠性高、靈活性強等特點。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。