圖形處理中投影變換的硬件設(shè)計與驗證
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>470 K
標(biāo)簽： 圖形流水線 硬件實(shí)現(xiàn) 邏輯綜合
所需積分：0分積分不夠怎么辦？
文檔介紹：描述了基于浮點(diǎn)處理單元的投影變換的硬件實(shí)現(xiàn)。以提高速度為設(shè)計目標(biāo)，采用Verilog語言進(jìn)行設(shè)計和實(shí)現(xiàn)，使用ISE進(jìn)行邏輯綜合，并用SystemVerilog進(jìn)行建模驗證。結(jié)果表明，本設(shè)計極大地提高了圖形處理的速度。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。