基于FPGA的全局異步局部同步四相單軌握手協(xié)議實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>481 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在常規(guī)FPGA中設(shè)計(jì)了基于LUT的異步狀態(tài)保持單元，實(shí)現(xiàn)了全局異步局部同步系統(tǒng)的接口電路、時(shí)鐘暫停電路，進(jìn)一步完成四相單軌握手協(xié)議?；赒uartus軟件的邏輯鎖定技術(shù)，采用Verilog HDL進(jìn)行行為描述，構(gòu)建了無冒險(xiǎn)C單元庫。在Altera CycloneⅡ EP2C35F672C6器件上，完成了GALS系統(tǒng)的時(shí)序仿真，證明了四相單軌握手的正確性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。