基于SoPC的二維IDCT分布式算法的IP核研究
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：380 K
所需積分：0分積分不夠怎么辦？
文檔介紹：研究基于SoPC的視頻解碼系統(tǒng)中二維IDCT 硬件設(shè)計(jì)與實(shí)現(xiàn)。針對二維IDCT的運(yùn)算量大、乘法運(yùn)算多，導(dǎo)致占用FPGA資源多和系統(tǒng)速度慢等問題，其設(shè)計(jì)采用一維IDCT復(fù)用，研究分布式算法實(shí)現(xiàn)乘法累加，并使用偏移二進(jìn)制編碼來減小其查找表大小，其直接占用FPGA邏輯單元內(nèi)的查找表LUT,沒有寄存器或內(nèi)置RAM。綜合結(jié)果表明,芯片占用資源少、訪問速度快，其最高可綜合工作頻率達(dá)到140.39 MHz。此外，基于Avalon總線接口實(shí)現(xiàn)二維IDCT IP核的SoPC Builder系統(tǒng)構(gòu)建，在以Nios II處理器為核心SoPC視頻解碼系統(tǒng)中測試,結(jié)果表明,該IP核能提高視頻解碼速度20%以上，很大程度上增強(qiáng)了解碼的實(shí)時(shí)性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。