基于DSP Builder的偽隨機序列發(fā)生器設計及FPGA實現(xiàn) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>323 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:簡要分析了偽隨機序列中應用廣泛的m序列Gold序列及平衡Gold碼的概念"原理和應用.提出了一種基于Altera 的DSP Builder工具箱的偽隨機序列產(chǎn)生器設計方法,并通過設計實例,說明這種方法在簡化設計難度,提高設計速度和靈活性等方面的優(yōu)點和應用價值$ 并提出了其仿真和FPGA實現(xiàn)的基本方法. | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2