聲納脈沖偵察模塊的硬件設(shè)計(jì)及實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：195 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了聲納脈沖偵察模塊的測(cè)向測(cè)距原理、硬件設(shè)計(jì)及其實(shí)現(xiàn)。聲納脈沖偵察模塊硬件電路以數(shù)字信號(hào)處理器為核心，通過(guò)可編程門陣列實(shí)現(xiàn)邏輯控制，再配以適當(dāng)?shù)钠獯鎯?chǔ)器及其它外圍電路，從而構(gòu)成一個(gè)嵌入式系統(tǒng)。通過(guò)對(duì)設(shè)計(jì)需求的分析，提出了設(shè)計(jì)思路，給出了設(shè)計(jì)的具體方案。本模塊已通過(guò)各項(xiàng)指標(biāo)測(cè)試，工作穩(wěn)定、性能優(yōu)良。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。