基于分布式算法和FPGA實現(xiàn)基帶信號成形的研究
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：258 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種采用現(xiàn)場可編程門陣列(FPGA)實現(xiàn)基帶信號成形的FIR數(shù)字濾波器硬件電路的方案。該方案基于分布式算法的思想,利用FPGA豐富的查找表資源,從時域上對基帶信號直接進行成形。因為所采用的成形方法運算量小、精度高,所以適用于實時系統(tǒng)。所設(shè)計的電路通過硬件仿真,證明能夠滿足系統(tǒng)的要求,具有一定的理論和實際意義。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。