用Verilog HDL實(shí)現(xiàn)I2C總線功能 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:215 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:簡述了I2C總線的特點(diǎn);介紹了開發(fā)FPGA時(shí)I2C總線模塊的設(shè)計(jì)思路;給出并解釋了用Verilog HDL實(shí)現(xiàn)部分I2C總線功能的程序,以及I2C總線主從模式下的仿真時(shí)序圖。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2