基于Verilog HDL設(shè)計(jì)的自動數(shù)據(jù)采集系統(tǒng)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>210 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種采用硬件控制的自動數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法,包括數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)思路、Verilog HDL對系統(tǒng)硬件的描述和狀態(tài)機(jī)的設(shè)計(jì)以及MAX+PLUSII開發(fā)軟件的仿真。設(shè)計(jì)結(jié)果表明:該采集系統(tǒng)具有很高的實(shí)用價(jià)值,極大地提高了系統(tǒng)的信號處理能力。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。