| 高速數(shù)字串行加法器及其應(yīng)用 | |
| 所屬分類:技術(shù)論文 | |
| 上傳者:aet | |
| 文檔大?。?span>276 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:與傳統(tǒng)加法器相比,數(shù)字串行加法器具有工作頻率高、占用資源少、設(shè)計(jì)靈活等優(yōu)點(diǎn)。介紹了數(shù)字串行加法器的原理,說明了該加法器在FPGA上的實(shí)現(xiàn)要點(diǎn)及其在匹配濾波器設(shè)計(jì)中的應(yīng)用。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2