FPGA中設(shè)計(jì)FSM實(shí)現(xiàn)TigerSHARC DSP link口加載
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：322 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種在FPGA中實(shí)現(xiàn)的有限狀態(tài)機(jī)FSM，可以通過(guò)link口對(duì)TigerSHARC 信號(hào)處理器進(jìn)行程序加載，通過(guò)信號(hào)處理器系統(tǒng)的處理器之間的link互聯(lián)結(jié)構(gòu)，F(xiàn)SM 可實(shí)現(xiàn)對(duì)整個(gè)信號(hào)處理系統(tǒng)的加載功能。 在FPGA中設(shè)計(jì)加載狀態(tài)機(jī)及信號(hào)處理系統(tǒng)與其他系統(tǒng)的接口，使信號(hào)處理系統(tǒng)更加簡(jiǎn)單、高效。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。