BDTI研究認(rèn)證以DSP為核心的FPGA設(shè)計(jì)的高級(jí)綜合流程
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大?。?span>297 K
所需積分：0分積分不夠怎么辦？
文檔介紹：以往，手寫(xiě)RTL代碼在FPGA上實(shí)現(xiàn)的高強(qiáng)度應(yīng)用通常能實(shí)現(xiàn)較高的質(zhì)量，但是生產(chǎn)力不高；而用DSP處理器實(shí)現(xiàn)的應(yīng)用生產(chǎn)力雖高，但結(jié)果質(zhì)相對(duì)較差。權(quán)衡可編程DSP處理器和FPGA的使用問(wèn)題時(shí)，開(kāi)發(fā)時(shí)間對(duì)許多系統(tǒng)設(shè)計(jì)人員而言都是一大障礙。BDTI的評(píng)估顯示，高級(jí)綜合工具可以在很大程度上消除這一障礙，能夠簡(jiǎn)化DSP開(kāi)發(fā)人員用FPGA實(shí)現(xiàn)設(shè)計(jì)的工作。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。