| 專為可編程邏輯設計師提供的節(jié)能方案 | |
| 所屬分類:技術論文 | |
| 上傳者:aet | |
| 文檔大小:234 K | |
| 標簽: CPLD | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:隨著政府實行更為嚴格的功耗規(guī)定,如何進一步降低待機功耗成為工程師設計過程中需要考慮的一個重要因素?,F(xiàn)代可編程邏輯器件動態(tài)電流要求極低,并能在集成了一個低成本晶振后實現(xiàn)門控時鐘網絡,對降低電子產品的系統(tǒng)功耗有很大的使用價值。 | |
| 現(xiàn)在下載 | |
| VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2