基于FPGA的語(yǔ)音端點(diǎn)檢測(cè)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>241 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)滿足語(yǔ)音端點(diǎn)檢測(cè)的實(shí)時(shí)性要求,設(shè)計(jì)了一種基于FPGA的語(yǔ)音端點(diǎn)檢測(cè)系統(tǒng).介紹了語(yǔ)音端點(diǎn)檢測(cè)的整個(gè)過(guò)程和一種改進(jìn)的基于能量的端點(diǎn)檢測(cè)算法,以及如何用FPGA實(shí)現(xiàn)該算法.設(shè)計(jì)中運(yùn)用DSP Builder工具,移位法,查表法和有限狀態(tài)機(jī)法,簡(jiǎn)化了硬件設(shè)計(jì)的同時(shí)也提高了運(yùn)算速度.實(shí)驗(yàn)結(jié)果分析表明,此系統(tǒng)能準(zhǔn)確地判斷語(yǔ)音信號(hào)的起點(diǎn)和終點(diǎn).
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。