基于FPGA+DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>309 K
所需積分：0分積分不夠怎么辦？
文檔介紹：采用DDS+FPGA+DAC數(shù)字信號(hào)激勵(lì)器硬件電路和數(shù)字波形合成軟件算法設(shè)計(jì)實(shí)現(xiàn)了寬帶信號(hào)源所需要的各類信號(hào),覆蓋30MHz~1GHz頻段,功率達(dá)到20W.在完成了具體的設(shè)計(jì)和實(shí)驗(yàn)后實(shí)現(xiàn)了樣機(jī)的制作,通過(guò)現(xiàn)場(chǎng)測(cè)試驗(yàn)證了其完全滿足應(yīng)用需求.
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。