夏宇聞Verilog經(jīng)典教程 | |
所屬分類:教程|講義 | |
上傳者:wenhuawu | |
文檔大?。?span>1771 K | |
標(biāo)簽: 開發(fā)工具 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:算法的描述和驗(yàn)證常用 C 語言來做。例如要設(shè)計(jì) Reed-Solomen 編碼/解碼器,我們必須先 深入了解 Reed-Solomen 編碼/解碼的算法,再編寫 C 語言的程序來驗(yàn)證算法的正確性。運(yùn) 行描述編碼器的 C 語言程序,把在數(shù)據(jù)文件中的多組待編碼的數(shù)據(jù)轉(zhuǎn)換為相應(yīng)的編碼后數(shù) 據(jù)并存入文件。再編寫一個(gè)加干擾用的 C 語言程序,用于模擬信道。它能產(chǎn)生隨機(jī)誤碼位 (并把誤碼位個(gè)數(shù)控制在糾錯(cuò)能力范圍內(nèi))將其加入編碼后的數(shù)據(jù)文件中。運(yùn)行該加擾程 序,產(chǎn)生帶誤碼位的編碼后的數(shù)據(jù)文件。然后再編寫一個(gè)解碼器的 C語言程序,運(yùn)行該程 序把帶誤碼位的編碼文件解碼為另一個(gè)數(shù)據(jù)文件。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2