ZVS條件下死區(qū)時(shí)間控制技術(shù)的FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>300 K
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)了一種由現(xiàn)場(chǎng)可編程邏輯陣列FPGS實(shí)現(xiàn)的ZVS條件下死區(qū)時(shí)間控制電路,該電路不僅可有效防止上下功率管的同時(shí)導(dǎo)通,而且能夠減小功率級(jí)的損耗,降低放大器的諧波畸變率.闡述了所設(shè)計(jì)電路的特點(diǎn)和功能,并對(duì)其進(jìn)行了功能仿真和靜態(tài)時(shí)序分析.
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。