ZVS條件下死區(qū)時間控制技術(shù)的FPGA實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>300 K
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計了一種由現(xiàn)場可編程邏輯陣列FPGS實現(xiàn)的ZVS條件下死區(qū)時間控制電路,該電路不僅可有效防止上下功率管的同時導(dǎo)通,而且能夠減小功率級的損耗,降低放大器的諧波畸變率.闡述了所設(shè)計電路的特點和功能,并對其進行了功能仿真和靜態(tài)時序分析.
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。