基于DDR SDRAM的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>1250 K
所需積分：0分積分不夠怎么辦？
文檔介紹：采用DDR SDRAM作為被采集數(shù)據(jù)的存儲體，研究了DDR SDRAM在高速數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，分析了DDR SDRAM的工作模式，給出了一種基于DDR SDRAM的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計框圖，研究了高速、大容量存儲體的設(shè)計方案。結(jié)合高速數(shù)據(jù)采集系統(tǒng)的設(shè)計要求，重點研究了一種DDR SDRAM控制器的FPGA實現(xiàn)方法，簡要介紹了控制器設(shè)計中各個模塊的功能，最后給出了讀/寫控制模塊對DDR SDRAM的讀操作仿真時序圖。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。