Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：3077 K
標(biāo)簽： 開(kāi)發(fā)工具
所需積分：0分積分不夠怎么辦？
文檔介紹：詳細(xì)介紹了在Actel公司Libero集成開(kāi)發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計(jì)的過(guò)程和方法。通過(guò)具體實(shí)例，介紹了通過(guò)混合使用VHDL硬件編程語(yǔ)言、SmartDesign、IP核等多種設(shè)計(jì)手段實(shí)現(xiàn)一個(gè)雙端口RAM的方法，并給出相應(yīng)的仿真效果。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。