混合壓縮比結(jié)構(gòu)16×16陣列乘法器設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：331 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在比較各種樹型結(jié)構(gòu)的基礎(chǔ)上，提出了一種適合于16×16陣列乘法器的混合壓縮比結(jié)構(gòu)。并且采用改進布斯編碼算法和符號補償技術(shù)，用VHDL語言設(shè)計出了一個16×16有/無符號數(shù)乘法器。仿真結(jié)果表明，該乘法器綜合性能優(yōu)于采用IA和Wallace結(jié)構(gòu)的乘法器，可用作數(shù)字系統(tǒng)中的乘法單元模塊。所提出的混合壓縮比結(jié)構(gòu)還可以作為10-2壓縮器應(yīng)用于更高位數(shù)乘法器的設(shè)計之中，具有較高的實用價值。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。