| 基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn) | |
| 所屬分類(lèi):技術(shù)論文 | |
| 上傳者:aet | |
| 文檔大小:239 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:介紹了一種運(yùn)用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法,可以使IPV6數(shù)據(jù)包的拆裝處理速度達(dá)到2Gbit/s以上。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專(zhuān)家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2