一種高速RS譯碼器的FPGA實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>286 K
所需積分：0分積分不夠怎么辦？
文檔介紹：結(jié)合流水線技術(shù)， 對(duì)一種新提出的RS譯碼的歐幾里德迭代算法及其VLSI結(jié)構(gòu)，給出了基于時(shí)域譯碼的FPGA實(shí)現(xiàn)和驗(yàn)證，并采用分時(shí)復(fù)用技術(shù)對(duì)譯碼器的關(guān)鍵模塊——解關(guān)鍵方程模塊的結(jié)構(gòu)加以改進(jìn)，使其錯(cuò)誤位置和錯(cuò)誤值多項(xiàng)式單元能面積復(fù)用。該結(jié)構(gòu)的特點(diǎn)是：控制單元簡(jiǎn)單；模塊結(jié)構(gòu)非常規(guī)則，易于用Verilog HDL實(shí)現(xiàn)；可應(yīng)用于高速通信場(chǎng)合。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。