基于狀態(tài)機和流水線技術的3DES加密算法及其FPGA設計
所屬分類：技術論文
上傳者：aet
文檔大小：239 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現(xiàn)。采用了狀態(tài)機和流水線技術，使得在面積和速度上達到最佳優(yōu)化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。