基于雙DSP的磁軸承數字控制器容錯設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>215 K
所需積分：0分積分不夠怎么辦？
文檔介紹：分析并提出了應用于磁軸承的雙DSP熱備容錯控制方案，本方案采用時鐘同步技術，由總線表決模塊實現系統(tǒng)的容錯處理，由硬件判決模塊實現硬件故障判斷。再根據以上兩個判決模塊的結果由中心仲裁模塊進行復雜的仲裁，并完成切換和完善的報警邏輯，從而實現容錯功能，較大地提高了磁軸承控制系統(tǒng)的可靠性。以上所有邏輯均由VHDL語言在CPLD上實現。
現在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。