基于FPGA與DDR2SDRAM的高速ADC采樣數(shù)據(jù)緩沖器設計
所屬分類：技術論文
上傳者：serena
文檔大小：508 K
標簽： 接口IC
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種基于現(xiàn)場可編程門陣列(FPGA) 和第二代雙倍數(shù)據(jù)率同步動態(tài)隨機存取記憶體(DDR2) 的高速模數(shù)轉(zhuǎn)換(ADC) 采樣數(shù)據(jù)緩沖器設計方法,論述了在Xilinx V5 FPGA 中如何實現(xiàn)高速同步時鐘設計和高速數(shù)據(jù)同步接收設計。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。