| 基于Benes網(wǎng)絡(luò)結(jié)構(gòu)的比特置換在處理器中的實(shí)現(xiàn) | |
| 所屬分類:技術(shù)論文 | |
| 上傳者:aet | |
| 文檔大小:243 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:比特置換操作在對(duì)稱密碼算法中使用頻率非常高,它所采用的非線性變換能夠?qū)崿F(xiàn)高安全性。但現(xiàn)有的可編程處理器對(duì)單個(gè)比特的操作并不直接支持。就此問題,研究了比特置換操作在處理器上的高效靈活實(shí)現(xiàn)方法,提出了一種基于Benes網(wǎng)絡(luò)結(jié)構(gòu)的硬件可實(shí)現(xiàn)的比特置換結(jié)構(gòu)及其在不同指令集上的應(yīng)用,并在FPGA上進(jìn)行了驗(yàn)證。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2