基于FPGA全新鎖相倍頻系統(tǒng)的設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：1991 K
所需積分：0分積分不夠怎么辦？
文檔介紹：給出了DPLL的基本概念，闡述了DPLL的缺點，并結(jié)合最新的模擬鎖相和數(shù)字鎖相技術(shù)，提出了一種基于FPGA的全新鎖相倍頻系統(tǒng)的設(shè)計方法，簡單地介紹了設(shè)計的思路、原理及其算法，并對該方案的性能進行了分析，給出了仿真波形。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。