基于DSPBuilder的數(shù)字下變頻器的FPGA設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：2149 K
所需積分：0分積分不夠怎么辦？
文檔介紹：數(shù)字下變頻是軟件無線電的核心技術(shù)之一。闡述了多級(jí)抽取結(jié)構(gòu)數(shù)字下變頻器的原理，介紹了系統(tǒng)級(jí)設(shè)計(jì)的新方法，利用系統(tǒng)工具DSPBuilder給出了數(shù)字下變頻器的FPGA設(shè)計(jì)方法，討論了各個(gè)抽取濾波器的性能要求。用雙邊帶調(diào)幅信號(hào)(DSB)作為激勵(lì)信號(hào)，給出了具體的仿真驗(yàn)證。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。