基于DSPBuilder的數(shù)字下變頻器的FPGA設計
所屬分類：技術論文
上傳者：aet
文檔大?。?span>2149 K
所需積分：0分積分不夠怎么辦？
文檔介紹：數(shù)字下變頻是軟件無線電的核心技術之一。闡述了多級抽取結構數(shù)字下變頻器的原理，介紹了系統(tǒng)級設計的新方法，利用系統(tǒng)工具DSPBuilder給出了數(shù)字下變頻器的FPGA設計方法，討論了各個抽取濾波器的性能要求。用雙邊帶調幅信號(DSB)作為激勵信號，給出了具體的仿真驗證。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。